Semiconductor Memory

Patent Number: US6335554

Publication date: 2002-01-01

Inventor(s): YOSHIKAWA KUNIYOSHI (JP)

Applicant(s): TOKYO SHIBAURA ELECTRIC CO (US)

Requested Patent: JP2001156188

Application

Number: US20000521101 20000307

Priority Number(s): JP19990060751 19990308; JP19990262717 19990916; JP20000057642

20000302

IPC Classification: H01L29/788

EC Classification: <u>G11C11/56M</u>, <u>G11C16/04M2</u>, <u>H01L29/792B</u>

Equivalents:

Abstract

The present invention discloses the new structure with regard to a nonvolatile semiconductor memory which can store therein an information corresponding to a plurality of bits. The nonvolatile semiconductor memory according to the present invention has a charge trapping layer 4 for accumulating electrons, in an end of a gate electrode. In the nonvolatile semiconductor memory according to the present invention, the electrons are stored in this charge trapping layer 4 to thereby store the information corresponding to the plurality of bits

Data supplied from the esp@cenet database - I2

BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開2001-156188

(P2001 - 156188A)

(43)公開日 平成13年6月8日(2001.6.8)

(51) Int.CL*		識別記号		F I			5	-73-1*(参考)
H01L	21/8247			H01	L 27/10		481	5 F 0 O 1
	29/788						491	5F083
	29/792				29/78		371	5 F 1 O 1
	21/8242				27/10		3 2 1	
	27/108						434	
			審查請求	宋蘭宋	請求項の数21	OL	(全 50 頁)	最終質に絞く

(21)出願黔時 特顧2000-57642(P2000-57642)

(22) 出顧日 平成12年3月2日(2000.3.2)

(31)優先権主張番号 特額平11-60751

(32) 優先日 平成11年3月8日(1999.3.8)

(33)優先權主張園 日本(JP)

(31) 優先権主強番号 特顧平11-262717

(32)優先日 平成11年9月16日(1999.9.16)

(33)優先權主張図 日本 (JP)

(71)出職人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 吉川 邦良

神奈川県横浜市磯子区新杉田町8番地 株

式会社束芝横浜事業所内

(74) 代理人 100083806


弁理士 三好 秀和 (外7名)

最終質に絞く

(54) 【発明の名称】 半導体鉛管装置およびその製造方法

(57) [要約]

【課題】 簡単なセル構造で複数ビット分の情報を記憶することができる不揮発性半導体記憶装置を提供する。 【解決手段】 複数ビット分の情報を記憶することができる不揮発性半導体記憶装置の新規な構造であり、ゲート電極の端部に電子を審検する電荷審検層4を有している。電荷審検層4に電子を審検することで、複数ビット分の情報を記憶する。



【特許請求の範囲】

【請求項 1】 半導体基板の主面上に、ゲート絶縁膜を 介して、配置された第1のゲート電極と、

該第1のゲート電極の側面上に配置された電荷蓄積層

前記第1のゲート電極の側面上に、前記電荷審検層を介 して、配置された第2のゲート電極と、

前記第1のゲート電極と前記第2のゲート電極とを、電気的に接続する導電層とを有することを特徴とする不理発性半導体記憶装置。

【請求項 2】 半導体基板の主面上に、ゲート絶縁膜を介して、第1のゲート電極を形成する工程と、

前記第1のゲート電極の側面上に電荷審検層および第2 のゲート電極を、順次形成する工程と、

前記第1のゲート電極と前記第2のゲート電極とを、電 気的に接続する導電層を形成する工程とを少なくとも含むことを特徴とする不揮発性半導体記憶装置の製造方

【請求項 3】 半導体基板の主面上に配置された、第 1、第2および第3の絶縁膜から成る、ゲート絶縁膜

前記第2の絶縁膜の端部に配置された電荷番様層と、 前記ゲート絶縁膜上に配置されたゲート電極とを有する

ことを特徴とする不揮発性半導体記憶装置。 【請求項 4】 半導体基板の主面上に、第1、第2およ

【請求項 4】 半導体巻板の主面上に、第1、第2および第3の絶縁膜を順次形成し、該第1、第2および第3 の絶縁膜から成るゲート絶縁膜を形成する工程と、

該ゲート絶縁限の上部にゲート電極構成材料を堆積した 後、該ゲート電極構成材料およびゲート絶縁限をパター ニングすることで、ゲート電極を形成する工程と、 前記第2の絶縁限の端部を選択的に除去し、空間を形成

する工程と、 該空間に電荷審検層を形成する工程とを少なくとも含む ことを特徴とする不揮発性半導体記憶装置の製造方法

ことを特徴と9の不理先任子母体に間接近の製造方法 「請求項 5】 半導体基板の主面上に配置された第1の 下部絶縁膜、該第1の下部絶縁膜の中央の上部に配置された第1の中間絶縁膜、前記第1の下部絶縁膜の端部の 上部に配置された第1の電荷審積層、前記第1の中間絶 縁膜および第1の電荷審積層の上部に配置された第1の 上部絶縁膜、および、該第1の上部絶縁膜の上部に配置 された第1のケート電極、とを有する不揮発性半導体記 性結番と

前記半導体基板の主面上に配置された、前記第1の中間 絶縁膜と同一材料から成る第2の下部絶縁膜、前記半導 体基板の主面上に、かつ該第2の下部絶縁膜の両端に配置された極準絶縁膜、該極準絶縁膜の上部に配置された。前記第1の电荷等位を関し、対対から成る第2の電荷 荷曹積層、前記第2の下部絶縁膜および第2の電荷 層の上部に配置された。前記第1の上部絶縁膜と同一材料から成る第2の配置された。前記第1の上部絶縁膜と同一材料が成功を同一部 緑限の上部に配置された第2のゲート電極、とを有する 揮発性半導体記憶装置とを具備することを特徴とする半 導体記憶装置。

【請求項 5】 半導体基板の主面上に配置された第1の下部絶縁膜、該第1の下部絶縁膜の中央の上部に配置された第1の中間絶縁膜、前記第1の下部絶縁膜の端部の上部に配置された第1の電荷薔練層、前記第1の中間絶縁度および第1の電荷薔練層の上部に配置された第1の上部総縁膜、該第1の上部総縁膜の上部に配置された第1のゲート電極、とを有する不揮発性半導体記憶装置

前記半導体基板の主面上に配置された極薄絶緑膜、該極 薄絶緑膜上に配置された、前記第1の電荷審積層と同一 材料から成る第2の電荷審積層、該第2の電荷審積層上 に配置された第2の上部絶縁膜、該第2の上部絶縁膜上 に配置された第2のゲート電極、とを有する揮発性半導 体記憶装置とを具備することを特徴とする半導体記憶装置。

【請求項 7】 半導体基板の主面上に配置された下部絶 縁棋と、

前記半導体基板の主面上に、かつ該下部絶縁膜の両端に配置された極摩絶縁膜と、

該極薄絶縁期の上部に配置された電荷蓄積層と、

前記下部絶縁联および電荷蓄積層の上部に配置された上 部絶縁联と、

該上部絶縁期の上部に配置されたゲート電極とを有する ことを特徴とする揮発性半導体記憶装置。

【請求項 8】 半導体基版の主面上に配置された極薄絶 縁膜と、

該極薄絶縁膜上に配置された電荷蓄積層と、

該電荷蓄積層上に配置された絶縁膜と、

該絶縁敗上に配置されたゲート電極とを有することを特 徴とする揮発性半導体記憶装置。

【請求項 9】 半導体基板の主面上の一部に、第1の絶 縁限を形成する工程と、

該第1の絶縁膜の上部および前記半導体基板の主面の一部以外に、第2および第3の絶縁膜を順次形成する工程

該第3の絶縁膜の上部にケート電極構成材料を堆積する 工程と、

該ゲート電極構成材料、前記第3の絶縁膜、前記第2の 絶縁膜および第1の絶縁膜をバターニングすることで、 第1のゲート電極を形成する工程と、

前記ゲート電極構成材料、前記第3の絶縁膜および第2 の絶縁膜をパターニングすることで、第2のゲート電極 を形成する工程と、

該第1および第2のゲート電極の両方の第2の絶縁膜の 端部を選択的に除去し、空間を形成する工程と、 該空間に電荷蓄積層を形成する工程とを少なくとも含む

一該空間に電荷審検者を形成する主程とを少なくとも含む ことを特徴とする半導体記憶装置の製造方法。 【請求項 10】 半導体基板の主面上に、第1、第2および第3の絶縁膜を順次形成する工程と、

該第3の絶縁膜の上部に第1のゲート電極構成材料を堆積した後、該ゲート電極構成材料、前記第3の絶縁膜、前記第2の絶縁膜および第1の絶縁膜をパターニングすることで、第1のゲート電極を形成する工程と、

該第1のゲート電極形成工程と同時に行われる工程であって、前記半導体基板の主面の一部に、前記ゲート電極構成材料、前記第3の絶縁膜、前記第2の絶縁膜および第1の絶縁膜を除去することで、第2のゲート電極形成領域を形成する工程と、

前記第1のゲート電極の第2の絶縁膜の端部を選択的に 除去し、空間を形成する工程と、

前記半導体基板の主面上に、極摩絶縁膜を形成する工程

前記半導体基板の主面上に、電荷審積層を構成する材料を堆積した後、該電荷審積層構成材料を異方性エッチングすることで、前記第1のゲート電極の空間に電荷審積層を形成する工程と、

前記半導体基板の主面上に、第4の絶縁限および第2の ゲート電極構成材料を堆積した後、該第2のゲート電極 構成材料、前記第4の絶縁限、前記電荷審積層構成材料 および極薄絶縁限をパターニングすることで、第2のゲ ート電極を形成する工程とを少なくとも含むことを特徴 とする半導体記憶装置の製造方法。

【請求項 11】 半導体基板の主面上に配置された凸部

該凸部を含む前記半導体基板の主面上に配置された、第 1、第2および第3の絶縁膜から成る、ゲート絶縁膜 1

ー 前記第2の絶縁期の端部に配置された電荷審議層と、 前記ゲート絶縁期上に配置されたゲート電極とを有する ことを特徴とする不揮発性半導体記憶装置。

【請求項 12】 半導体基板の主面上に、凸部を形成する工程と、

る上程と、 該凸部を含む前記半導体基板の主面上に、第1、第2お よび第3の絶縁膜を順次形成し、該第1、第2および第 3の絶縁膜から成るゲート絶縁膜を形成する工程と、

該ゲート絶縁膜の上部にゲート電極構成材料を堆積した 後、該ゲート電極構成材料およびゲート絶縁膜をパター ニングすることで、ゲート電極を形成する工程と、

前記第2の絶縁膜の端部を選択的に除去し、空間を形成 する工程と、

該空間に電荷審核層を形成する工程とを少なくとも含む ことを特徴とする不揮発性半導体記憶装置の製造方法。 【請求項 13】 半導体基板の主面上に配置された凸部

該凸部を含む前記半導体基板の主面上に配置された、第 1 および第2の絶縁膜から成る、ゲート絶縁膜と、 該第1 および第2の絶縁膜の間に配置された電荷蓋様層 こ、 前記ゲート絶縁膜上に配置されたゲート電極とを有する

ことを特徴とする不揮発性半導体記憶装置。 【請求項 14】 半導体基板の主面上に、凸部を形成する工程と、

該凸部を含む前記半導体基板の主面上に、第1の絶縁 関、電荷審積層構成材料、および第3の絶縁膜を順次形 成する工程と

該第1の絶縁限、電荷蓄秩層構成材料および第3の絶縁 膜をパターニングすることで、ゲート電極を形成する正 程とを少なくとも含むことを特徴とする不揮発性半導体 記憶装置の製造方法。

【請求項 15】 半導体基板の主面上に配置された凹部

該凹部を含む前記半導体基板の主面上に配置された、第 1、第2および第3の絶縁膜から成る、ゲート絶縁膜

い記第2の絶縁膜の端部に配置された電荷善経層と、 前記ゲート絶縁膜上に配置されたゲート電極とを有する ことを特徴とする不揮発性半導体記憶装置。

【請求項 16】 半導体基板の主面上に、凹部を形成する工程と、

該凹部を含む前記半導体基板の主面上に、第1、第2および第3の絶縁膜を順次形成し、該第1、第2および第3の絶縁膜から成るゲート絶縁膜を形成する工程と、該ゲート絶縁膜の上部にゲート電極構成材料を堆積した

後、該ゲート電極構成材料およびゲート絶縁限をパター ニングすることで、ゲート電極を形成する工程と、 前記第2の絶縁膜の端部を選択的に除去し、空間を形成

する工程と、 該空間に電荷審接層を形成する工程とを少なくとも含む ことを特徴とする不揮発性半導体記憶装置の製造方法。

【請求項 17】 半導体基板の主面上に配置された凹部と、 と、 該凹部を含む前記半導体基板の主面上に配置された、第 1お上が第2の領線離れた成る。 ゲート 領線難と

1および第2の絶縁限から成る、ゲート絶縁限と、 該第1および第2の絶縁限の間に配置された電荷蓄積層 と、

前記ゲート絶縁膜上に配置されたゲート電極とを有する ことを特徴とする不揮発性半導体記憶装置。

【請求項 18】 半導体基板の主面上に、凹部を形成する工程と、

該凸部を含む前記半導体基板の主面上に、第1の絶縁、 映、電荷審積層構成材料、および第3の絶縁映を順次形成する工程と

該第1の絶縁限、電荷審務層構成材料および第3の絶縁 限をパターニングすることで、ゲート電極を形成する工程とを少なくとも含むことを特徴とする不揮発性半導体 記憶装置の製造方法。

【請求項 19】 半導体基板の主面上に、凹部を形成す

る工程と、

該凹部を含む前記半導体基板の主面上に、第1、第2 および第3の絶縁膜を順次形成し、該第1、第2および第3の絶縁膜から成るゲート絶縁膜を形成する工程と、該ゲート絶縁膜の上部にゲート電極構成材料を堆積した後、該ゲート電極構成材料を化学的機械的研磨方法で除ますることで、前記凹部に埋め込まれたゲート電極を形成する工程と、

前記第2の絶縁阱の端部を選択的に除去し、空間を形成 する工程と、

該空間に電荷審核層を形成する工程とを少なくとも含むことを特徴とする不揮発性半導体記憶装置の製造方法。 【請求項 20】 半導体基板の主面上に、凹部を形成する工程と、

該凹部を含む前記半導体基板の主面上に、第1の絶縁 膜、電荷審検層構成材料、および第3の絶縁膜を順次形 成するT程と

設第3の絶縁限の上部にゲート電極構成材料を堆積した 後、該ゲート電極構成材料を化学的機械的研磨方法で除 去することで、前記凹部に埋め込まれたゲート電極を形 成する工程とを少なくとも含むことを特徴とする不揮発 性半導体記憶装置の製造方法。

【請求項 21】 半導体基板の主面上に、ゲート絶縁膜を介して、配置されたゲート電極と、

該ゲート電極の端部に配置された凹部と、

該凹部に、絶縁膜を介して、かつ、チャネル領域および ソースドレイン領域の両方の上部に配置された電荷審積 層とを有することを特徴とする不揮発性半導体記憶装 置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電気的に書き込み 消去可能な不揮発性半導体記憶装置およびその製造方 法、高速に書き込み読み出し可能な揮発性半導体記憶装 置およびその製造方法、ならびに不揮発性半導体記憶装 置と揮発性半導体記憶装置を同一チップ上に退載した半 導体記憶装置およびその製造方法に関する。

[0002]

【従来の技術】従来のEEPROM(Electrically Erasable and Programmable Read Only Memory)等の不揮発性メモリでは、1つのセルに異なる2つのしきい値を実現することで、1つのセルに1ビット分の情報を記憶する。これに対してメモリ高密度化のため、1つのセルに1のはからなり、1つのセルに記憶する技術が提案されている(M. Bauer et al., ISSCC95, p. 192)。しかし、この技術を実現するには、しきい値電圧の正確な制御、しきい値電圧の小さな変化分の正確な検知、さらに従来以上の電荷保度には必ずしも従来と同等の性能を得ることはできな際には必ずしも従来と同等の性能を得ることはできな

い。また、この技術は、製造歩智りが低いという問題もある。このため、電荷を物理的に異なる複数の位置に審検することで複数ビット分の情報を記憶するセル構造が新たに提案されている (B. Eitan et al, LEDMS6, p18 9, Fig6)。また、それに類似のセル構造として本発明者によってゲート電極の側壁に電荷審検層を設ける構造が以前に提案されている(米国特許番号第4881108号)。しかし、それらセル構造の製造工程は非常に複数なものであり、またチャネル領域の制御性も十分ではないという問題がある。

【0003】 一方、昨今のシステム・オン・チップの要求から電気的に書き込み消去可能な不揮発性メモリを高速に書き込み読み出し可能な不理究性メモリを同一のチップ上に実現する必要が高まっつが一トでは一下では、日日のチップ上に実現すると、特渉のなが、大きのでは、日日の大学を、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きのでは、大きなものとなって、大きなものとなって、大きなものとなってしまう。

【0004】浮遊ゲート型の不揮発メモリのメモリセル 構造を用いてダイナミックRAMのメモリセルを実現すれば、セル構造の共通化によって、製造プロセスは単純 化され、製造コストを低減することは可能である。しか し、その共通化されたメモリセルではダイナミックRA Mの特徴である高速書き込みを実現することは困難である。

[0005]

【発明が解決しようとする課題】本発明は、上記事情に 鑑みて成されたものであ り、簡単なセル構造で複数ビッ ト分の情報を記憶することができる不揮発性半導体記憶 装置の構造を提供することを目的とする。

【0006】本発明の他の目的は、簡単な製造プロセスで複数ピット分の情報を記憶する不揮発性半導体記憶装置を製造する不揮発性半導体記憶装置の製造方法を提供することである。

【0007】本発明のさらに他の目的は、簡単なセル構造で電気的に書き込み消去可能な不揮発性メモリと高速書き込み読み出し可能な揮発性メモリを退載した半導体記憶装置の構造を提供することである。

【0008】本発明のさらに他の目的は、簡単な製造プロセスで電気的に書き込み消去可能な不揮発性メモリと高速書き込み読み出し可能な揮発性メモリを温載した半導体記憶装置の製造方法を提供することである。

[0000]

【課題を解決するための手段】上記目的を達成するため

に、本発明の第1の特徴は、半導体基板の主面上に、ゲート絶縁膜を介して、配置された第1のゲート電極と、第1のゲート電極の側面上に配置された電荷審積層と、第1のゲート電極の側面上に、電荷審積層を介して、配置された第2のゲート電極とを、電気的に接続する導電層と、を少なのゲート電極とを、電気的に接続する導電層と、を少なる。

【0010】本発明の第2の特徴は、半導体基板の主面上に配置された、第1、第2および第3の絶縁膜から成る、ゲート絶縁膜と、第2の絶縁膜の端部に配置された電荷 審積層と、ゲート絶縁膜上に配置されたゲート電極と、を少なくとも具備する不揮発性半導体記憶装置であることである。

【0011】本発明の第3の特徴は、不揮発性半導体記 憶装置と揮発性半導体記憶装置とを温載する半導体記憶 装置であ って、不揮発性半導体記憶装置は、半導体基板 の主面上に配置された第1の下部絶縁膜と、第1の下部 絶縁膜の中央の上部に配置された第1の中間絶縁膜と、 第1の下部絶縁膜の端部の上部に配置された第1の電荷 善秩程と、第1の中間絶縁膜および第1の電荷蓄積層の 上部に配置された第1の上部絶縁膜と、第1の上部絶縁 膜の上部に配置された第1のゲート電極と、を少なくと も具備し、揮発性半導体記憶装置は、半導体基板の主面 上に配置された、第1の中間絶縁膜と同一材料から成る 第2の下部絶縁膜と、半導体基板の主面上に、かつ第2 の下部絶縁膜の両端に配置された極薄絶縁膜と、極薄絶 縁膜の上部に配置された、第1の電荷蓄積層と同一材料 から成る第2の電荷蓄積層と、第2の下部絶縁膜および 第2の電荷蓄積層の上部に配置された、第1の上部絶縁 膜と同一材料から成る第2の上部絶縁膜と、第2の上部 鉛緑膜の上部に配置された第2のゲート電極と、を少な くとも具備する。

【ロロ13】本発明の第5の特徴は、半導体基板の主面 上に配置された凸部または凹部と、凸部または凹部を含 む半導体基板の主面上に配置された、第1、第2および 第3の絶縁膜から成る、ゲート絶縁膜と、第2の絶縁膜 の端部に配置された電荷善様層と、ゲート絶縁膜上に配置されたゲート電極と、を少なくとも具備する不揮発性 半導体記憶装置であることである。

【〇〇14】本発明の第6の特徴は、半導体基板の主面上に配置された凸部または凹部と、凸部または凹部を含む半導体基板の主面上に配置された、第1および第2の舶縁膜から成る。ゲート絶縁膜と、第1および第2の舶縁膜の間に配置された電荷審検層と、ゲート絶縁膜上に配置されたゲート電極と、を少なくとも具備する不揮発性半導体記憶装置であることである。

【0015】本発明の第7の特徴は、半導体基板の主面上に、ゲート絶縁膜を介して、配置されたゲート電極と、ゲート電極の端部に配置された凹部と、凹部に、絶縁膜を介して、配置された電荷審経層を、を少なくとも具備し、電荷審核層は、チャネル領域およびソースドレイン領域の両方の上部に配置される不揮発性半導体記憶装置であることである。

[0016]

【発明の実施の形態】以下図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。【ロロ17】(第1の実施の形態)図1は、本発明の第1の実施の形態に係る不復発性半学体メモリのメモリセル構造を示す断面図である。このメモリセルは、n型Mル構造を示す断面図である。このメモリセルは、n型M

ル構造を示す断面図である。 このメモリセルは、 n型M OSトランジスタで構成される。本発明の第1の実施の 形態に係る不揮発性半導体メモリのメモリセル構造で は、 p型半導体基板 1の表面にゲート絶縁膜 2を介して 第1ゲート電極3が設けられ、第1ゲート電極3の両側 面には電荷蓄積層 4 (4 e , 4 b) が設けられる。この 電荷蓄積層4は積層構造を有しており、第1層が第1酸 化膜5、第2層が窒化膜6、第3層が第2酸化膜7で構 成される。さらに、電荷蓄積層4の上部には第2ケート 電極8が設けられる。電荷蓄積層4の側面にはサイドウ オールスペーサ9が設けられ、 ごのサイドウォールスペ →サ9の下部のp型半導体基板1には、チャネル領域に 接する低不純物濃度のn-型拡散層10と、このn-型 拡散層 10の外側に位置する高不純物濃度の n + 型拡散 **磨11が設けられる。第1ゲート電極3、電荷蓄積層** 4、第2ゲート電極8およびn+型拡散層11それぞれ の表面には導電層12が設けられる。第1ゲート電極3 と第2ゲート電極8はこの導電層12を介して電気的に 接続される。

【〇〇18】本発明の第1の実施の形態に係る不揮発性 半導体メモリのメモリセルは、ソース領域およびドレイ ン領域を低不純物濃度のn-型拡散層10と高不純物濃度のn+型拡散層11で構成したLDD(Lightly dope d drain)構造を有している。そして、第1ゲート電極 3の両側には電荷審核層4が形成され、この2つの電 荷審核層4の変化膜5に保持された電子の有無によって 生じるしきい値電圧の変化分を記憶情報の"ロロ"、

"O 1"、"1 0"、"1 1"に対応させる。さらに、電 荷審接層4の上部に第2ゲート電極8を形成し、この第 2のゲート電極8を第1ゲート電極3に電気的接続する ことで、チャネル領域の制御性を高め、しきい値電圧変 化分の検知を容易にする。

【ロロ19】次に、本発明の第1の実施の形態に係る不 揮発性メモリの動作について図 2乃至図4を用いて説明 する。図2は、書き込み動作を説明する不揮発性メモリ の断面図である。図3は、読み出し動作を説明する不揮 発性メモリの断面図である。図4は、消去動作を説明す る不揮発性メモリの断面図である。図2に示すように、 メモリゼルの書き込み時には、ゲートGに高電圧(~1 OV) を印加し、同時に電子を蓄積する電荷蓄積層4 b に近接するトレインDに高電圧(~8V)を加え、近接 しないソースSを接地する。このように電圧を印加する と、チャネル熱電子(Channel Hot Electron)が発生 この熱電子が電荷蓄積層46の室化膜6に捕獲され る。電荷蓄積層4 b に電子が捕獲されると、セルトラン シスタのしきい値電圧が変化する。 メモリセルの読み出 しは、しきい値電圧の変化分を検知することで行われ る。具体的には、図3に示すように、ゲートのに電圧5 Vを加え、同時にドレインDに電圧3Vを印加し、電流 堂の差をセンスアンプによって検知する。また、メモリ セルの消去は、図 4 に示すように、ゲートGに負電圧 (~-6V)を印加し、消去される電荷蓄積層4bに近 接するドレインロに正電圧(~9V)を印加し、電荷蓄 弑屠 4 6に捕獲された電子を放出することで行われる。 なお、周知の通り、MOSトランジスタのソースSとドレインDとは対称に出来ており、一般にソースSとドレ インロとは入れ換えることが可能であ る。したがって、

えることが可能である。
【OO20】次に、本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセルの製造方法を図5万至図9を用いて説明する。まず図5に示すように、p型半線体基板1上に抽酸化によって25 n mのゲート絶縁限2を形成する。統いて、p型半導体基板1全面にLPCVD(Low Pressure Chemical Vapor Deposition)法によりn型またはp型不純物をドーブした300nmの多結品シリコン膜を推積した後、周知の露光技術およびエッチング技術およびパターニングし、第1ゲート電極3を形成する。

上記の説明においても、 ソーズ Sとド レイン Dを入れ換

【0021】次に、図6に示すように、ソース領域およびドレイン領域を形成する領域のp型半導体基板1の表面のゲート絶縁膜2を除去した後、p型半導体基板1を900で1200での酸化雰囲気中で熱酸化し、10nmの第1酸化膜5を形成する。そして、第1酸化膜5上にLPCVD法により10nm~100mmの窒化膜5を堆積し、その後900での水素燃焼酸化あるいはCVD法により変化膜6表面に5nm程度の第2酸化膜7を形成する。

【0022】次に、図7に示すように、第2酸化期7上にたとえばLPOVD法により25~25のnm程度の多結晶シリコンを堆積した後、RIE(Reactive Ton Etching)法による異方性エッチングを行い、この多結晶シリコン膜、第1酸化膜5、空化膜6および第2酸化膜7をそれらの関厚分だけ除去することで、上部に第25~ト電極8を有する電荷蓄積層4を第15~ト電極側面に形成する。

【0023】次に、図8に示すように、低不純物濃度のn-型拡散層10を形成する。n-型拡散層10はイオン注入技術により第1ケート電優3および電荷蓄積層4をマスクとしてn型不純物を注入し、その後の無処理によって注入した不純物を活性化することで形成される。

【0024】次に、図9に示すように、電荷審検層4の側壁にサイドウォールスペーサ9を形成した後、高不純物造度のn+型拡散層11を形成する。n+型拡散層11はオカン注入技術により第17ート電極3、電荷審検層4およびサイドウォールスペーサ9をマスクとして市型不純物を注入し、その後の無処理によって注入した不純物を活性化することで形成される。

【0025】次に、p型半導体基板1の全面にCVD法またはスパッタ法によってタングステン、チタン、コパルトなどの高融点金属膜を堆焼し、続いて、p型等体基板1を不活性雰囲気中で熱処理することにより第17十十年を極3、電行されて、第25十十年を13よびの+型拡起を11を存在である。この時、第175十年を18がブリッジング・18年後8上の高融点金属シリサイドを18がブリッジング・18年後8上の高融に変更を12を18年の表別を18年の高融に変更を12年に第18年の高融点金属を限ち、第2を12年に残らの高融点金属を除去すれば、図1に示したメモリセル構造が完成する。

【0025】なお、図示はしないが、図1のメモリセル 構造完成後、層間絶縁膜形成工程、コンタクトホール形 成工程、配線形成工程、パッシベイション膜形成工程等 の通常のCMOS製造工程を噴次経て、最終的な不揮発 性メモリセルが完成する。

【0027】本発明の第1の実施の形態によれば、電荷 審練層4の上部にも第2ゲート電極8を設けたので、し きい値電圧の制御性が向上する。なお、本発明の第1の 実施の形態では、メモリセルを n型MOSトランジスタで構成する場合について説明したが、 p型MOSトランジスタで構成する場合であっても同様の効果が得られる。また、メモリセルは LDD構造を有しているが、シングルドレイン構造、ダブルドレイン構造であっても構わない。

【0028】 (第2の実施の形態) 次に、本発明の第2 の実施の形態を説明する。図10は、本発明の第2の実 施の形態に係る不揮発性半導体メモリのメモリセル構造 を示す断面図であ る。このメモリセルは n 型MOSトラ ンジスタで構成される。本発明の第2の実施の形態に係 る不揮発性メモリのメモリセル構造では、 p型半導体基 板1の表面に第1ゲート絶縁膜13を介して第2ゲート ゲート絶縁膜14および電荷蓄積層48、46上には第 3ゲート絶縁棋15を介してゲート電極3が設けられ る。ゲート電極3の側面には酸化膜15を介してサイド ウォールスペーサ 9が設けられ、このサイドウォールス ペーザ 9の下部の p型半導体基板 1 には、チャネル領域 に接する低不純物濃度のn-型拡散層10と、このn-型拡散層10の外側に位置する高不純物濃度のn +型拡 散層 1 1 が設けられる。ゲート電極 3 および n + 型拡散 層11それぞれの表面には導電層12が設けられる。 【ロロ29】本発明の第2の実施の形態に係る不揮発性 半導体メモリのメモリセルは、ソース領域およびドレイ ン領域を低不純物濃度のn-型拡散層10と高不純物濃 度のn +型拡散層11で構成したLDD構造を有してい る。そして、ゲート絶縁膜が第1ゲート絶縁膜13(下 層)、第2ゲート絶縁膜14(中間層)および第3ゲー ト絶縁膜15(上層)からなる3層積層膜で構成され、 第2ケート絶縁膜14の両端部には電荷蓄積層48およ び4bが形成される。この2つの電荷蓄積層4a および 4bに電子を蓄積し、その蓄積状態は(1)電荷蓄積層 4a、 4bのいずれも電子を蓄積していない状態、 (2) 電荷蓄積層48のみが電子を蓄積している状態、 (3) 電荷審秩暦46のみが電子を審積している状態。 (4) 電荷蓄紙層 4 a 、 4 b 共に電子を蓄積している状 態、の4つの状態をとり得る。この2つの電荷蓄積層4 aおよび4bに保持された電子の有無によって生じるし きい値電圧の変化分を記憶情報の "00"、 "01"、 "10"、 "11"に対応させる。また、このメモリセル 構造では電荷蓄積層49、46はチャネル領域端部の上 方に位置するので、チャネル領域中央部のしきい値電圧 はチャネル領域の不純物濃度のみで決まり、電荷蓄積層 4 s、 4 b の電子の審核状態に依存しない。 したがっ て、電荷審核暦 4 a、 4 b の電子の週不足による週消去 (over-erase) は防止され、それにより過消去に起因す るリーク不良、プログラム 不良、読み出し不良等は生じ 得ない。また、ソース領域とドレイン領域間のリーク電

流はゲート電圧のみで抑制でき、高信頼性の不揮発性半 導体メモリを実現できる。 電荷蓄積層 4 a および 4 bは CVD法による電荷蓄積能力の高いシリコン室化膜で構 成すればよい。シリコン室化膜の離散的な電荷捕獲準 位 に電子を蓄積することで、下部絶縁膜の膜質に影響を受 け難い電荷保持特性を得ることができるからであ る。ま た、シリコン膜、多結晶シリコン膜で構成すれば安価に 製造できる。さらに、第1ゲート絶縁膜13、第3ゲー ト絶縁膜15をシリコン酸化膜 (SiO2膜) の2倍程 度の誘電率を有するシリコン室化膜(Si3N4膜)で 構成すれば、シリコン酸化膜換算膜厚が4nm~11nm程度の非常に薄いゲート絶縁膜を安定して実現でき る。たとえばシリコン酸化膜換算膜厚が5 n mのシリコ ン室化膜の実質膜厚は10mm程度なので、直接トンネ ル(DT)注入も誘起されない。したがって、電子の注 入抽出動作時の電圧は低電圧化され、メモリセルの微細 化のみならず周辺高電圧動作素子の微細化も可能とな

【0030】本発明の第2の実施の形態に係る不揮発性 半導体メモリのメモリセルでは、ソース領域およびドレイン領域の耐圧向上の目的でも一型拡散層10を設け、 LDD構造を構成しているが、シングルドレイン構造 ダブルドレイン構造でソース領域およびびドレイン構造を 構成してもよい。第2ゲート絶縁限14は電荷審検層4 e-4 b間のリークを防止するが、たとえばシリコンを 化膜で構成することができる。また、第2ゲート絶縁度 14に高誘電率を有する金属酸化限を用いれば、チャネ 14に高誘電率を有する金属酸化限を用いれば、チャネ 14に高誘電で表演技術できる。金属酸化限 15によりによる。1205、P 2下、SBTがある。

スT、SBTがあ る。 【0031】 次に、本発明の第2の実施の形態に係る不 揮発性メモリの動作について図 1 1 および図 1 2 を用い て説明する。図11は、書き込み動作を説明する不揮発 性メモリの断面図である。図12は、消去動作を説明す る不揮発性メモリの断面図である。図1 1に示すように、メモリセルの書き込み時には、ゲートGに7~8V 程度、ドレインDに5V程度をそれぞれ印加し、ソース Sを接地する。このように電圧を印加し、チャネル熱電 子(CHE)で電子をドレイン領域側の電荷蓄積層46 に注入する。ソース領域側の電荷書様居4eに電子を注入する場合には、ドレインD、ソースSそれぞれに印加する電圧を上記の場合と入れ換えれば良い。一方、メモ リセルの消去は、図12に示すように、ゲートGに負電 圧(~~5~)を印加し、ファウラー・ノルドハイム (FN)型トンネル電流を利用して電荷蓄積層4a、4 **bから電子を引き抜くことで行われる。また、ゲート電** 極3が複数のメモリセルで共有されている場合には、そ れらのメモリセルから同時に電子を引き抜くことができ る。この場合、ソースS、ドレインDは p型半導体基板 1 と同電位とすればよい。また、p型半導体基板 1 の電

位とは異なる正電圧をドレインロに印加し、ソースSを 浮遊電位(Floating)とすれば、ドレインロ側の電荷審 経暦4aのみから電子を引き抜くことも可能である。ソ ースS側の電荷審経暦4bのみから電子を引き抜く場合 にはソースSに正電圧を印加し、ドレインロを浮遊電位 とすればよい。

【0032】メモリセルの書き込みは、メモリセルの消去と同様、FN電流を利用して行うこともできる。ゲートGとp型半導体基板1間に10V程度を印加し、FN電流で電子を高着番積層4a、4bに注入する。この場合、ゲートGが共通する複数のメモリセルには同時に電子を注入できる。

【0033】また図示はしないが、メモリセルの読み出しば、ソース8とドレインDの間を流れる読み出し電流を検知することで行われる。電荷審核層48、46の審核状態によってソース領域、ドレイン領域近傍の電流伝達特性(チャネルコンダクタンス)が変調することを利用するものである。ソース8、ドレインDのどちらにパイアスするかは電流伝達特性の変調が顕著に現れる方を選択すればよい。電荷審核層48および4bの4つの審核状態によって4つの裏なる電流伝達特性が得られ、それにより1つのセルで2ピット分の情報を記憶できる。

【ロロ34】次に、本発明の第2の実施の形態に係る不 揮発性半導体メモリのメモリセルの製造方法を図 1.3万 至図19を用いて説明する。まず図13に示すように、 p型半導体基板1全面に電荷蓄積能力の小さいシリコン 室化膜を堆積し、 10 n m程度の第1ケート絶縁膜13 を形成する。電荷蓄積能力の小さいシリコン変化膜の堆 積はたとえばJVD(Jet-Vapor-Deposition)法で行 う。JVD法についてはたとえば参考文献「T. P. Ma, IEEE Transactions on Electron Devices, Volume 45 N umber 3, March 1998 p680」に記載される。第1ケート 鉛緑膜13形成後、CVD法によりシリコン酸化膜を堆 積し、5~10nm程度の第2ゲート絶縁膜14を形成 する。続いてJV D法により電荷蓄積能力の小さいシリ コン室化膜を堆積し、10nm程度の第3ゲート絶縁膜 15を形成する。

【0035】次に、図14に示すように、p型半導体基板1全面にLPCVD法によりn型またはp型不純物をドープした50~250点m程度の多結晶シリコン膜を堆積した後、露光技術およびエッチング技術によりパター転換3をマスクとしてソース領域およびドレイン領域のp型半導体基板10表面の第1ゲート結縁限13、第2ゲート結縁限13を自己整合的にドライエッチングする。

【0036】 次に、図15に示すように、電荷蓄積層形成のための空間17を形成する。この空間17は、第1ゲート酸化膜13および第3ゲート絶縁膜15よりも第2ゲート絶縁膜14のエッチング速度が大きいエッチン

グ液を用いて第2ゲート経縁膜14の端部を選択的にヴェットエッチングすることで形成する。本発明の第2の実施の形態では、第1ゲート酸化膜13および第3ゲート発験15をシリコン酸化膜で構成し、第2ゲート発験14をシリコン酸化膜で構成しているので、エッチング液としてはたとえばアッ酸系を用いればよい。また、電荷審核層形成のための空間17は、エッチングをおた、電荷審核層形成のための空間17は、エッチングをおいたウェットエッチング法に替えてHFガスを含むまい。

【0037】次に、図15に示すように、p型半導体基板1全面にLPCV D法により電荷審核能力の高いシリコン室化棋18を電荷審核層形成のための空間17が完全に埋め込まれるように推移する。そして、図17に示すように、p型半導体基板1全面に対してR15による異方性エッチングを行い、電荷審経能力の高いシリコン室化期で構成された電荷審経度4aおよび4bを形成する

【0038】次に、図18に示すように、p型半導体基 板1全面に酸化膜15を形成した後、低不純物濃度のn -型拡散層10を形成する。n -型拡散層10はイオン 注入技術によりゲート電極3をマスクとしてn型不純物 を注入し、その後の熱処理によって注入した不純物を活 性化することで形成する。

【0039】次に、図19に示すように、ゲート電極3の側壁にサイドウォールスペーサ9を形成した後、高不純物漁度のn+型拡散層11を形成する。n+型拡散層11はイオン注入技術によりゲート電極3およびサイドゥルスペーサ9をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0040】次に、p型半導体基板1の全面にCV D法またはスパッタ法によってタングステン、チタン、コパルトなどの高融点金属膜を堆積し、続いて、p型半導体基板1を不活性雰囲気中で熱処理することによりゲート電極3およびn+型拡散層11それぞれの表面に高融点金属シリサイドで構成される導電層12を形成する。導電台2形成後、上記以外の領域に残った未反応の高融高金属を除去すれば、図10に示したメモリセル構造が完成する。

【0041】なお、図示はしないが、図10のメモリセル構造完成後、層間絶縁限形成工程、コンタクトホール形成工程、配線形成工程、パッシペイション限形成工程等の通常のCMOS製造工程を類次程で、最終的な不揮発性メモリセルが完成する。

【0042】このように、本発明の第2実施の形態では、電荷審検層4mおよび4bをゲート電極3の両端の下方に自己整合的に形成することができる。 したがって、セルトランジスタのゲート長方向の微細化が可能となる。それにより、大容量、高密度の不揮発性半導体メ

モリを提供できる。また、ビット当りのセル面積は従来 と比べてほぼ半減され、大幅に縮小された不揮発性半導 体メモリを実現できる。

【0043】また、電荷蓄積層4aおよび4bのチャネ ル長方向の幅は第1ゲート絶縁膜13および第3ゲート 絶縁膜 15と第2ゲート絶縁膜 14のエッチング速度差 およびエッチング時間の調節によって容易に制御でき る。それにより、電荷蓄積層4gおよび4bを対称に配 置できる。そして、電荷蓄積層48と45は第2ゲート 絶縁膜14によって電気的に完全に分離されるので、電 荷養秩屋148と146間の相互作用は起こらない。 さ らに、電荷蓄積層4aおよび4bは、ソース領域、ドレ イン領域、ゲート電極3およびチャネル領域から、第1 の絶縁膜13、第3の絶縁膜15および酸化膜16によ って完全に絶縁されるので、電荷保持特性の優れた不揮 発性半導体メモリを提供できる。 電荷蓄積層 4 a および 4 b はゲート電極3の端部からチャネル領域方向に延在 して形成され、電荷蓄積層4gおよび46のうちのチャ ネル領域側の部分の電荷蓄積状態によってメモリセルの 電流伝達特性ほぼ決まる。したがって、この部分のゲー ト長方向の長さを限界まで縮小すれば、より微細な不揮 発性半導体メモリを提供できる。

【0044】 さらに、セル構造は通常のCMOS工程で容易に実現可能であるので、既存の製造ラインを使用し低コストで不揮発性半導体メモリを製造できる。

【0045】(第3の実施の形態) 次に、本発明の第3の実施の形態を説明する。本発明の第3の実施の形態は、図10に示した第2の実施の形態において、第1ゲート絶縁膜13をシリコン酸化膜、第3ゲート絶縁膜15をシリコン酸化膜に置き換えたものである。以下、本発明の第3の実施の形態に係る不揮発性半導体メモリのメモリセルの製造方法を、図13乃至図15を参照して説明する。

【〇〇46】本発明の第3の実施の形態に係る不揮発性 半導体メモリのメモリセルは、まず、p型半導体基板1 を熱酸化し、10n.m程度のシリコン酸化膜で構成される第1ゲート絶縁膜13を形成する。第1ゲート絶縁膜 13形成後、JVD法による電荷善務能力の低いシリコンを限し、5~10nm程度の第2ゲート絶縁 関14を形成する。続いて、CVD法によりシリコン酸 化膜を堆積し、10nm程度の第3ゲート絶縁膜15を 形成する(図13参照)。

【0047】次に、p型半導体基板1全面にLPCVD法によりn型またはp型不純物をドープした50~250nm程度の多結晶シリコン膜を推移した後、露光技術およびエッチング技術によりパターニングし、ゲート電極3を形成する。続けて、ゲート電極3をでみりとしてソース領域およびドレイン領域を形成する領域のp型ド連体基板1の表面の第1ゲート絶縁膜15を自己整合的に発酵版14および第3ゲート絶縁膜15を自己整合的に

ドライエッチングする(図14参照)。

【ロロ48】次に、p型半導体萎板1を熱酸化し、p型 半導体基板1全面に薄いシリコン酸化膜を形成する。そ の後、電荷蓄積層形成のための空間 1 7 を形成する。こ の電荷審務層形成のための空間 1.7 は、第 1 ゲート酸化 膜13および第3ゲート絶縁膜15よりも第2ゲート絶 緑膜14のエッチング速度が大きいエッチング液を用い て第2ケート絶縁膜14の端部を選択的にウェットエッ チングすることで形成する。本発明の第3の実施の形態 では、第1ゲート酸化膜13および第3ゲート絶縁膜1 5をシリコン酸化膜で構成し、第2ゲート絶縁膜14を シリコン室化膜で構成しているので、エッチング液とし てはたとえばリン酸系を用いればよい。なお、ジリコン 変化膜14は熱酸化処理によってはほとんど酸化されな いので、第2ケート絶縁膜の側面には酸化膜は形成され ず、このためエッチングの選択性は向上する(図 1 5参 照)。また、電荷蓄積層形成のための空間17は、エッ チング液を用いたウェットエッチング法に替えてOF4 ガスを含むガスを用いたプラズマドライエッチング法で 形成してもよい。その後の工程は第2の実施の形態と同

【0049】 (第4の実施の形態) 次に、本発明の第4 の実施の形態を説明する。図20は、本発明の第4の実 施の形態に係る不揮発性半導体メモリのメモリセル構造 を示す断面図である。本発明の第4の実施の形態は、メ モリセルをp型MOSトランジスタで構成した例であ る。図20に示すように、本発明の第4の実施の形態に 係る不揮発性メモリのメモリセル構造では、n型半導体 基板19の表面に第1ゲート絶縁膜13を介して第2ゲ ート絶縁膜14が設けられる。そして、第2ゲート絶縁 膜14の両端には電荷蓄積磨4a、4bが形成される。 第2ゲート絶縁膜14および電荷蓄積層48、4b上に は第3ケート絶縁膜15を介してゲート電極3が設けら れる。ゲート電極3の側面には酸化膜16を介してサイ ドウォールスペーサ 9が設けられ、このザイドウォール スペーサ9の下部の n型半導体基板19には、チャネル 領域に接する低不純物濃度のp-型拡散層20と、この p-型拡散層20の外側に位置する高不純物濃度のp+ 型拡散層21が設けられる。ゲート電極3および 6+型 拡散層21それぞれの表面には導電層12が設けられ

【0050】次に、本発明の第4の実施の形態に係る不揮発性メモリの動作について図21および図22を用いて説明する。図21は、書き込み動作を説明する不揮発性メモリの断面図である。図22は、消去動作を説明する不揮発性メモリの断面図である。図21に示すように、メモリセルの書き込み時には、ゲートGに5V程度、ドレインDに-5V程度をそれぞれ印加し、ソースSを浮遊電位とする。このように電圧を印加し、バンドーバンド間トンネル現象起因の電子にドレイン領域近傍

の電界でエネルギーを与え、ドレイン領域側の電荷審積 層4 b に電子を注入する。ソース領域側の電荷審積層4 a に電子を注入する場合には、ドレインD、ソースそれぞれに印加する電圧を上記と入れ替えればよい。一方、メモリゼルの消去は、図22に示すように、ゲートGに負電圧(~-5V)を印加し、FN電流を利用して電荷審積層4a、4bから電子を引き抜くことで行われる。また、ゲートGが複数のメモリセルで共有されている場合には、それらのメモリセルから同時に電子を引き抜くことができる。この場合、ソースSおよびドレインのは、型半端体基板19と同電位あるいは浮遊電位とする。

【0051】メモリセルの書き込みは、本発明の第2の実施の形態の場合のようにチャネル熱電子を利用しても行うことが可能である。この場合、ゲートGに-2.5 V程度、ドレインDに-5V程度をそれぞれ印加し、ソースSを接地する。このように電圧を印加し、チャネル熱電子で電子をドレイン領域側の電荷蓄積層46に注入する。一方、ソース領域側の電荷蓄積層46に電子を注入する場合にはドレインD、ソースSそれぞれに印加する電圧を入れ替えればより。

【0052】また図示はしないが、メモリセルの読み出 しば、ソースSとドレインDの間を流れる読み出し電流 を検知することで行われる。電荷善務層48、4bの善 **積状態によってソース領域、ドレイン領域近傍の電流伝 遠特性(チャネルコンダクタンス)が変調することを利** 用するものであ る。ソースS、ドレイン口のとちらにバ イアスするかは電流伝達特性の変調が顕著に現れる方を 選択すればよい。 電荷蓄積層4gおよび4bの4つの蓄 **稜状態によって4つの異なる電流伝達特性が得られ、そ** れにより1つのセルで2ピット分の情報を記憶できる。 【0053】(第5の実施の形態)次に、本発明の第5 の実施の形態を説明する。一般に、半導体メモリでは、 メモリセルアレイの周辺に周辺回路を配置する。たとえ ばその周辺回路としてデコーダー、書き込み/消去回 路、読み出し回路、アナログ回路、各種のエノ〇回路、 各種のキャパシタ回路等がある。 本発明の第5の実施の 形態では、これら周辺回路を構成するMOSトランジス タを第2~第4の実施の形態のメモリセルトランジスタ の製造工程を用いて同時に製造する例を示すものであ る。図23は、本発明の第5の実施の形態に係る不揮発 性半導体メモリの周辺回路を構成するMO Sトランジス タの構造を示す断面図である。図23に示すように、本 発明の第5の実施の形態によれば、メモリセルトランジ スタ(メモリセルTr)以外にゲート絶縁膜の異なるフ 種類のMOSトランジスタ(Tr1~Tr7)を実現で きる。なお、図23のメモリセルトランジスタは図10 作示したメモリセルトランジスタであ る。また、MOS トランジスタエアi~エアプはすべてn型MOSトラン ジスタを示している。 メモリセルドランジスタの n - 型

拡散層 1 0 および n +型拡散層 1 1、導電層 1 2 は図面 を見鳴くするために省略してあ る。 MO S トランジスタ T r 1 ~ T r 7 についても同様であ る。

【ロ054】次に、図23に示したMOSトランジスタ の製造方法を図24乃至図30を用いて説明する。まず 図24に示すように、p型半導体基板 1全面に J V D法 により電荷蓄積能力の小さいシリコン室化膜を堆積し、 10mm程度の第1ケート絶縁膜13を形成する。第1 ゲート絶縁膜 13形成後、周知の露光技術およびドライ エッチング技術により 0型半導体基板 1上の一部の領域 の第1ケート絶縁膜13を除去する。 そして図25に示 すように、CVD法によりシリコン酸化膜を堆積し、5 ~10mm程度の第2ケート絶縁膜14を形成する。第 2ゲート絶縁膜1.4形成後、露光技術およびドライエッ チング技術により一部の領域の第2ゲート絶縁膜 1/4を 除去する。続いて図2.5に示すように、JVD法により **電荷蓄積能力の小さいシリコン室化膜を堆積し、 1 0 n** m程度の第3ケート絶縁膜15を形成する。第3ケート 絶縁膜 15形成後、露光技術およびドライエッチング技 術により一部の領域の第3ケート絶縁膜 15を除去す このようにして第1ゲート絶縁膜13、第2ゲート 絶縁膜14および第3ゲート絶縁膜15のうちの少なく とも1つから構成される7種類のゲート絶縁膜が実現さ れる.

【0055】次に、図27に示すように、 p型半導体基 板1全面にLPOVで法によりn型またはp型不純物を ドープした50~250mm程度の多結晶シリコン膜を 堆積した後、露光技術およびエッチング技術によりパタ コングし、複数のゲート電極3を形成する。さらに、 ゲート電極 3 をマスクと してドライエッチングによりメ モリセルトランジスタ、MOSトランジスタそれぞれの ソース領域およびドレイン領域を形成する領域の『型半 導体基板1の表面の第1ゲート絶縁膜13、第2ゲート 絶縁膜14および第3ゲート絶縁膜15を除去する。 【0056】次に、図28に示すように、MOSトラン ジスタエ・1~エ・7を形成する領域をフォトレジスト 22で覆い、メモリセルトランジスタを形成する領域を ウェットエッチングする。エッチング液は第1ゲート酸 化膜13および第3ケート絶縁膜15よりも第2ケート 絶縁膜14のエッチング速度が大きいものを利用する。 **このウェットエッチングによりメモリセルトランジスタ** を形成する領域の第2ゲート絶縁膜14の端部を選択的 にエッチングし、電荷蓄積層形成のための空間17を形 成する。本発明の第5の実施の形態では、第1ゲート酸 化膜13および第3ゲート絶縁膜15をシリコン変化膜 で構成し、第2ケート絶縁膜14をシリコン酸化膜で構 成しているので、エッチング液としてはたとえばフッ酸 系を用いればよい。そして、図29に示すように、 p型 半導体基板 1全面に LP CV D法により電荷蓄積能力の

高いシリコン室化膜18を電荷蓄積層形成のための空間

17が完全に埋め込まれるように堆積する。 続いて図3 Oに示すように、p型半導体基板1全面に対してRIE による異方性エッチングを行い、メモリセルトランジス タを形成する領域に電荷蓄積能力の高いシリコン室化膜 で構成された電荷蓄積層4gおよび4bを形成する。そ の後の工程は本発明の第2の実施の形態と同じである。 【0057】本発明の第5の実施の形態によれば、膜厚 が異なるゲート絶縁膜を有するブ種類のMO Sトランジ スタTr1~Tr7をメモリセルトランジスタと同時に 製造できる。それにより、高電圧動作の高耐圧トランジ スタから極低電圧動作トランジスタまで多様な動作電圧 に対応したMOSトランジスタを提供できる。ざらに、 n型MOSトランジスタ、p型MOSトランジスタ共に 実現できる。また、メモリセルトランジスタおよびMO Sトランジスタエィオ~エィアのゲート電極 3は同一材 料から構成され、同一の露光工程およびドライエッチン グ工程で形成される。したがって、フォトマスクの位置 合わせずれの少ない微細なトランジスタを提供できる。 【0058】(第5の実施の形態)次に、本発明の第5 の実施の形態について説明する。この第6の実施の形態 は、電気的に書き込み消去可能な不揮発性メモリと高速 に書き込み読み出し可能な揮発性メモリを同一のチップ 上に実現する例を示すものである。 図3 1 は、本発明の 第6の実施の形態に係る半導体記憶装置に搭載された不 揮発性メモリのメモリセル構造を示す断面図、図3.2 は、本発明の第6の実施の形態に係る半導体記憶装置に 搭載された揮発性メモリのメモリセル構造を示す断面図 である。図31の不揮発性メモリと図32の揮発性メモ りとば、同一チップ上に温載されるものである。 【0059】(A) 不揮発性メモリ

図31に示すように、この第5の実施の形態に係る不揮発性メモリのメモリセルはn型MOSトランジスタセリスを発性メモリのメモリをからで変換される。そして、この不揮発性メモリのメモリを発展する。その不揮発性メモリのメモリを発展する。第2が一下絶縁関する。第4番を行った第2が一下絶縁関14の最近には第3が一下を経験でする。第4番を移居4上には第3が一下を縁関15を介して敬います。第4番を移居4上には第3が一下を縁関15を介して敬います。第4番ををするが設けられる。ゲートををするの自動にはからなが、1の対すが設けられる。ゲートを表現の自動にはあります。第4を表現のより、1の外側には、1の外側に対するでは、1の外側に対するでは、1の外側に対した。ゲートをよりの主要を表現して、1の外側に対して、1の第4を表現では、1の第4を表現を表現では、1の第4を表現では、

【D060】本発明の第6の実施の形態に係る不揮発性 メモリのメモリセルは、ソース領域およびドレイン領域 を低不純物濃度のn-型拡散層10と高不純物濃度のn +型拡散層11で構成したLDD構造を有している。そ

して、ゲート絶縁膜が第1のゲート絶縁膜13(下 層)、第2のゲート絶縁膜14(中間層)および第3のゲート絶縁膜15(上層)からなる三層積層膜で構成さ れ、第2ケート絶縁膜14の両端部には電荷・積層4 (4a, 4b) が形成される。この2つの電荷蓋結層4 aおよび4bに電子を蓋続し、その蓋結状態は(1) 電 荷善秩屋4a、4bのいずれも電子を善積していない状 態、(2) 電荷蓄秩暦48のみが電子を蓄積している状 (3) 電荷蓄積層4 bのみが電子を蓄積している状 (4) 電荷蓄積層4 a、4 b共に電子を蓄積してい 本、マフマは国際は、 る状態、の4つの状態をとり得る。この2つの電荷審核 層4eおよび4りに保持された電子の有無によって生じ スーキい値重圧の変化分を記憶情報の"00"、"0 るしきい値電圧の変化分を記憶情報の"00"、 - "10"、 "11"に対応させる。また、このメモ リセル構造では電荷蓄積層 4はチャネル領域端部の上方 に位置するので、チャネル領域中央部のしきい値電圧は チャネル領域の不純物濃度のみで決まり、電荷蓄積層4 の電子の蓄積状態に依存しない。したがって、電荷蓄積 層4の電子の週不足による週消去(over-erase)は防止 され、それにより過消去に起因するリーク不良、プログ ラム 不良、読み出し不良等は生じ得ない。また、 領域とドレイン領域間のリーク電流はゲート電圧のみで 抑制でき、高信頼性の不揮発性メモリを実現できる。電 荷善稜層4は CV D法による電荷蓄積能力の高いシリコ ン室化膜で構成すればよい。 シリコン室化膜の離散的な 電荷捕獲準 位に電子を蓄積することで、下部絶縁膜の膜 質に影響を受け難い電荷保持特性を得ることができるか らであっる。また、シリコン膜、多結晶シリコン膜で構成 すれば安価に製造できる。 さらに、第1ゲート絶縁膜1 3、第3ゲート絶縁膜1.5をシリコン酸化膜 (SiO2 膜)の2倍程度の誘電率を有するシリコン室化膜(Si 3N4限)で構成すれば、シリコン酸化膜換算膜厚が4 n m~ 1.1 n m程度の非常に薄いゲート絶縁膜を安定し て実現できる。たとえばシリコン酸化膜換算膜厚が5 n mのシリコン室化膜の実質膜厚は10nm程度なので、 直接トンネル(DT)注入も誘起されない。 したがっ て、電子の注入抽出動作時の電圧は低電圧化され、メモ リセルの微細化のみならず周辺高電圧動作素子の微細化 も可能となる。

SBTがあ る。

【0062】次に、本発明の第6の実施の形態に係る不 揮発性半導体メモリの動作について図33および図34 を用いて説明する。図33は、書き込み動作を説明する 不揮発性メモリの断面図である。図34は、消去動作を 説明する不揮発性メモリの断面図である。図33に示す ように、メモリセルの書き込み時には、ゲートGに7~ 8V程度、ドレインDに5V程度をそれぞれ印加し、ソ ースSを接地する。このように電圧を印加し、チャネル 熱電子(CHE)で電子をドレイン領域側の電荷蓄積層 4 b に注入する。ソース領域側の電荷審核層 4 b に電子 を注入する場合には、ドレインD、ソースSそれぞれに 印加する電圧を上記と入れ替えればよい。一方、メモリ セルの消去は、図34に示すように、ゲートGに負電圧 (~-5V)を印加し、ファウラー・ノルドハイム(F N)型トンネル電流を利用して電荷蓄積層4e、4bか ら電子を引き抜くことで行われる。また、ゲートGが復 数のメモリセルで共有されている場合には、それらのメ モリセルから同時に電子を引き抜くことができる。 この 場合、ソースS、ドレインDは p型半導体基板 1 と同電 位とすればよい。また、 p型半導体基板 1 の電位とは異 なる正電圧をドレイン電極に印加し、ソース電極を浮遊 電位(Floating)とすれば、ドレイン電極側の電荷蓄積 層45のみから電子を引き抜くことも可能である。 ス電極側の電荷蓄積層4aのみから電子を引き抜く場合 にはソース電極に正電圧を印加し、ドレイン電極を浮遊 電位とすればよい。

【0063】メモリセルの書き込みは、メモリセルの消去と同様、FN電流を利用して行うこともできる。ゲートGとロ型半途体を振り間に10V程度を印加し、FN電流で電子を電荷審積層4g、46に注入する。この場合、ゲートGが共通する複数のメモリセルには同時に電子を注入できる。

【0064】また図示はしないが、メモリセルの読み出しば、ソースSとドレインDの間を流れる読み出し電流を検知することで行われる・電荷審結層4a、4bの審接状態によってソース領域、ドレイン領域近傍の電流を利用するものである・ソースS、ドレインDのどちらにパイアスするかは電流伝達特性の変調が顕著に現れる方を選択すればよい。電荷審積層4aおよび4bの4つの審核状態によって4つの異なる電流伝達特性が得られ、それにより1つのセルでミビット分の情報を記憶できる。

【0065】(日) 揮発性メモリ 図32に示すように、本発明の第6の実施の形態に係る 揮発性メモリのメモリセルは n 型MOSトランジスなで 構成される。この揮発性メモリのメモリセル構造では、 p型半導体基版1の主面上に、図31の第2ゲート絶縁 財14が直接配置される。そして、第2ゲート絶縁財 4の両端には、図31の不揮発性メモリと同様、電荷 接層4(4c、4d)が形成されるが、この電荷審接層4cおよび4dがトンネル絶縁膜23を介してp型半準体差板1の主面上に配置される点が図31の不揮発性メモリをは異なる。第2ケート絶縁膜14およびチート絶縁度15はを介してゲート電極3の側面には酸化に10ながよいです。カート電極3の側面には酸化に2のサイドウォールスで一部のp型半導体基板1の対面に対すイドウォールスで一部のp型半導体基板1の対面に対する低不純物温度のnー型拡散層10の外側に位置する高極3な、チャネル傾域型が設けられる。ゲート電極12をのn・型拡散層11が設けられる。ゲート電程12が設けられる。

【ロロ56】本発明の第6の実施の形態に係る揮発性メ モリのメモリセルは、ソース領域およびドレイン領域を 低不純物濃度のn-型拡散層10と高不純物濃度のn+ 型拡散層1 1で構成したLDD構造を有している。そし て、ゲート絶縁膜が第2のゲート絶縁膜14、トンネル 絶縁膜23および第3のゲート絶縁膜15で構成され、 第2ゲート絶縁膜 1.4の両端部には電荷蓄積層4が形成 される。この2つの電荷蓄積層4cおよび4dに電子を蓄積し、その蓄積状態は(1)電荷蓄積層4c、4dの いずれも電子を蓄積していない状態、(2)電荷蓄積層 4cのみが電子を審積している状態、 (3)電荷審積層 4dのみが電子を蓄積している状態、(4)電荷蓄積層 4 d 共に電子を蓄積している状態、の 4つの状態 をとり得る。この2つの電荷審核層4cおよび4dに保持された電子の有無によって生じるしきい値電圧の変化分を記憶情報の"00"、"01"、"10"、"11"に 対応させる。また、このメモリセル構造では電荷蓄積層 4はチャネル領域端部の上方に位置するので、チャネル 領域中央部のしきい値電圧はチャネル領域の不純物濃度 のみで決まり、電荷蓄積層4の電子の蓄積状態に依存し ない。したがって、電荷蓄積層4の電子の週不足による 週消去(over-er ase)は防止され、それにより週消去に 起因するリーク不良、プログラム 不良、読み出し不良等 は生じ得ない。また、ソース領域とドレイン領域間のリ ーク電流はゲート電圧のみで抑制でき、高信頼性の揮発 性メモリを実現できる。電荷蓄積層4はCVD法による **電荷蓄積能力の高いシリコン室化膜で構成すればよい。** シリコン室化膜の離散的な電荷捕獲準 位に電子を蓄積す ることで、下部絶縁期の膜質に影響を受け難い電荷保持 特性を得ることができるからであ る。また、シリコン **朠、多結晶シリコン膜で構成すれば安価に製造できる。** さらに、第3ケート絶縁膜15をシリコン酸化膜(Si O2膜)の2倍程度の誘電率を有するシリコン室化膜 (Si 3N 4限) で構成すれば、シリコン酸化膜換算膜 厚が4mm~11mm程度の非常に薄いゲート絶縁膜を 安定して実現できる。たとえばシリコン酸化膜換算膜厚 が5 n mのシリコン室化膜の実質膜厚は1 0 n m程度な

ので、直接トンネル(DT)注入も誘起されない。したがって、電子の注入抽出動作時の電圧は低電圧化され、 メモリセルの微細化のみならず周辺高電圧動作素子の微 細化も可能となる。

【0067】本発明の第6の実施の形態に係る揮発性メモリのメモリセルでは、ソース領域およびドレイン領域の耐圧向上の目的でn-型拡散層10を設け、LDD構造を構成しているが、シングルドレイン構造を構成しているが、シングルドレイン構造を構成しているが、とればシリコンを開発しませ、第2ゲート絶縁限14は電荷審核暦4c-4構造することができる。また、第2ゲート絶縁限14に高誘電率を有する金属酸化膜を用いれば、チャネル領域中央の電流伝送特性を向上できる。金属酸化膜としてはたとえば下102、Te205、AI205、PZT、SBTがある。

【0068】本発明の第6の実施の形態に係る揮発性メ モリでは、電荷蓄積層4cおよび4dの下部にトンネル 絶縁膜23を配置している。トンネル絶縁膜23は直接 トンネリング可能な秩厚を有する薄膜のシリコン酸化膜 で構成され、ダイナミックRAMに要求される100n s以下での高速書き込み読み出しを可能とする。トンネ ル路縁膜23をシリコン酸化膜で構成した場合、その膜 厚は3mm以下とすれば良い。また、3mm以下のシリ コン室化膜で構成すれば、シリコン酸化膜換算膜厚が 1. 5 n m程度の非常に薄いゲート絶縁膜を安定して実 現できる。トンネル絶縁膜23を介する漏れ電流によっ で電荷蓄積層4に蓄積された電子は徐々に減っていくの で、実際は長期間のデータ保持は困難である。 しかし、 通常のダイナミックRAMのリフレッシュ期間内で十分 再書き込み可能であ り、ダイナミックRAMとしての動 作には全く問題ないと考える。このことは、C.H-J. Wann らによって1995 (EDM digest p. 867に示されている。

【0069】メモリセルの読み込みはソース電極とドレイン電極の間を流れる読み出し電流を検知することで行われる。電荷審核層4c、4dの審核状態によってソース領域、ドレイン領域近傍の電流伝達特性(チャネルコンダクタンス)が変調することを利用するものである。ソース電極、ドレイン電極のどちらにパイアスするかは電流伝達特性の変調が顕著に現れる方を選択すればよい。電荷審核層4cおよび4dの4つの審核状態によって4つの異なる電流伝達特性が待られ、それにより1つのセルで2ビット分の情報を記憶できる。

【0070】さらに、本発明の第6の実施の形態に係る 揮発性メモリは、電荷蓄積層4cおよび4dに電荷を注 入しなければ、通常のMOSトランジスタとして動作さ せることが可能である。

【〇〇71】 (C) 不揮発性および揮発性温載メモリの 製造方法

次に、本発明の第5の実施の形態に係る不揮発性メモリ

および揮発性メモリのメモリセルの製造方法を図35乃 至図43および図44乃至図52を用いて説明する。図35乃至図43は、本発明の第6の実施の形態に係る不 揮発性メモリの製造方法を示す断面図、図44乃至図5 2は、本発明の第6の実施の形態に係る揮発性メモリの 製造方法を示す断面図である。

【0072】まず図35および図44に示すように、p型半導体基板1全面に電荷審核能力の小さいシリコン室化胺を堆積し、10nm程度の第1ゲート絶縁限13形成後、図35の不揮発性メモリ形成積域をたとえばフォトレジストで覆い、図44の揮発性メモリ形成積域の第1ゲート絶縁限13のみをたとえば加熱爆酸溶液を用いたウェットエッチング法により除去する。したがって、第1のゲート絶縁に13は図35の不揮発性メモリ形成領域のみに形成される。電荷審核能力の小さいシリコン室化限の堆積は、たとえばJVD法で行う。

【0073】次に、図36および図45に示すように、CVD法によりシリコン酸化膜をp型半導体基板1全面に推積し、5~10nm程度の第2ゲート絶縁膜14を形成する。続いてJVD法により電荷蓋接能力の小さいシリコン室化膜を堆積し、10nm程度の第3ゲート絶縁限15を形成する。結局、図36の不揮発性メモリ形成領域には第1、第2および第3のゲート絶縁膜13,14,15が形成され、図45の揮発性メモリ形成領域には第2および第3ゲート絶縁関14,15が形成される

【0074】次に、図37および図46に示すように、p型半導体基板1全面にLPCVD法によりn型またはp型不純物をドープした50~250nm程度の多結品かりコン膜を堆積した後、露光技術およびエッチングがによりパターニングし、ゲート電極3を形成する。技術によりパターニングし、グート電極3を形の不揮発域では、ソース領域およびドレイン領域を設する。技術はする領域では、ソース領域およびドレイン領域を経験13、第2ゲート経験度14および第3ゲート経験度15を自己整合的にドライエッチングする。一方に関15を自己整合的にドライエッチングする。

【0075】次に、図38および図47に示すように、電荷審経層形成のための空間17を形成する。この空間17は、第1ゲート酸化膜13および第3ゲート絶縁度15よりも第2ゲート絶縁膜14のエッチング速度が大きいエッチング液を用いて第2ゲート絶縁膜14の端部を選択的にウェットエッチングすることで形成成功の電荷審接層形成のの空間27および図47の揮発性メモリ形成領域の電荷審接層形成の電間17は同時に形成される。報時の第5の実施の形態では、第1ゲート酸化膜13およ

び第3ゲート絶縁関15をシリコン窒化関で構成し、第2ゲート絶縁関14をシリコン酸化関で構成しているので、エッチング液としてはたとえばフッ酸系を用いれたよい。また、この空間17は、エッチング液を用いたウェットエッチング法に考えてHFガスを含むガスを用いたプラズマドライエッチング法で形成してもよい。【0076】次に、図39および図48に示すように、p型半導体基板1全面をたとえばRFO法により酸化し、直接トンネル可能なシリコン酸化関から成るトンネ

ル絶縁膜23を形成する。
【0077】次に、図40および図49に示すように、p型半導体基板1全面にLPCVD法により電荷審検能力の高いシリコン窒化膜18を電荷審検形成のための17が完全に埋め50に示すように、p型半導体を12を面に対してR1Eによる異方性エッチンを行いで、図41および図50に示すように、p型半導体を12はでは、40、40、50にではではではではではではではでは、10で18】次に、図42および図51に示すように、p型半導体基板1全面に酸化膜16を形成した後、低数層10はイオン注入技術によりゲートを2な数を10は不可2な不対物を活性化することで形成する。

【0079】次に、図43および図52に示すように、ゲート電極3の側壁にサイドウォールスペーサ9を形成した後、高不純物濃度のn+型拡散層11を形成する。n+型拡散層11はイオン注入技術によりゲート電極3およびサイドウォールスペーサ9をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0080】そして、p型半導体基板1の全面にCVD 法またはスパッタ法によってタングステン、チタン半導バルトなどの高融点金属膜を堆積し、続いて、p型半ゲート基板原のままが、+型拡散層11をれぞれの表面に高いた金属シリサイドで構成される導電層12を形成後、上記以外の領域に残った未反応の高速金属を院去すれば、図31に示した不揮発性メモリおよび図32に示した揮発性メモリのメモリセル構造が完成する。

【〇〇81】なお、図示はしないが、図31および図3 2のメモリセル構造完成後、層間絶縁関形成工程、コンタクトホール形成工程、配線形成工程、パッシペイション関形成工程等の通常のCMOS製造工程を順次程で、 最終的な不揮発性メモリおよび揮発性メモリを搭載した 半導体装置が完成する。

【0082】 このように本発明の第6実施の形態では、 電荷蓄積層4(4g,4b,4c,4d)をゲート電極 3の両端の下方に自己整合的に形成することができる。 したがって、図3.1 および図3.2のメモリセルトランジスタのゲート長方向の微細化が可能となる。それにより、大容量、高密度の不揮発性メモリおよび揮発性メモリを提供できる。また、ビット当りのセル面様は従来と比べてほぼ半減され、大幅に縮小された不揮発性メモリおよび揮発性メモリを実現できる。

【0083】電荷薔薇層4のチャネル長方向の幅は、p 型半導体基版1、第1ケート絶縁膜13および第3ケー ト絶縁膜15と第2ケート絶縁膜14のエッチング速度 差およびエッチング時間の調節によって容易に制御でき る。それにより、電荷蓄積層4を対称に配置できる。そ して、電荷審核層4間は第2ケート絶縁膜14によって 電気的に完全に分離されるので、電荷審核層4間の相互 作用は起こらない。 さらに、電荷審練層4は、ソース領域、ドレイン領域、ゲート電極3およびチャネル領域が らは、第1の絶縁膜13、トンネル絶縁膜23、第3の 絶縁膜15および酸化膜16によって完全に絶縁される ので、電荷保持特性の優れた不揮発性メモリおよび揮発 性メモリを提供できる。 電荷蓄積層4はゲート電極3の 端部からチャネル領域方向に延在して形成され、電荷蓄 **稜層4のうちのチャネル領域側の部分の電荷蓄積状態に** よってメモリセルの電流伝送特性ほぼ決まる。したがっ て、この部分のゲート長方向の長さを限界まで縮小すれ ば、より微細な不揮発性メモリおよび揮発性メモリを提 供できる。

【ロロ84】ゼル構造は通常のCMO S工程で容易に実現可能であるので、既存の製造ラインを使用し低コストで不揮発性メモリおよび揮発性メモリを製造できる。

【OD85】ざらに、上記の不揮発性メモリと揮発性メ モリは、その製造工程の大部分が共通化されているので、低コストでかつ短い製造工期で、不揮発性メモリと 揮発性メモリを退載した半導体装置を製造することができる。

【0086】なお、本発明の第5の実施の形態では、第 1ゲート絶縁膜13をシリコン室化膜、第2ゲート絶縁 膜14をシリコン酸化膜、第3ゲート絶縁膜15をシリ コン室化膜で構成しているが、第1ケート絶縁膜13を シリコン酸化膜、第2ケート絶縁膜14をシリコン室化 膜、第3ケット絶縁膜15をシリコン酸化膜で構成して も良い。この場合たとえば、第1ゲート絶縁膜13はp 型半導体基版)を熱酸化した10mm程度のシリコン酸 化膜で構成する。第2ケート絶縁膜14はJVD法によ り堆積した5~1 D n m程度の電荷蓄積能力の低いシリ コン室化膜で構成する。第3ゲート絶縁膜15はCVD 法により堆積した10nm程度のシリコン酸化膜で構成 すれば良い。また、電荷蓄積層形成のための空間 1.7の 形成は、第1ゲート酸化膜13および第3ゲート絶縁膜 15をシリコン酸化膜で構成し、第2ゲート絶縁膜 14 をシリコン室化膜で構成しているので、エッチング液と してはたとえばリン酸系を用いればよい。

【0087】(第7の実施の形態)次に、本発明の第7の実施の形態を説明する。この第7の実施の形態は、上記の第6の実施の形態と同様、電気的に書き込み消去可能な不揮発性メモリと高速に書き込み読み出し可能な揮発性メモリを同一のチップ上に実現する別を示すしている。図53は、本発明の第7の実施の形態に係る半導体記憶装置に搭載された揮発性メモリの水モリセル構造を示す断面図、図54は、本発明の第7の実施の形態に係る半導体記憶装置に搭載された揮発性メモリセル構造を示す断面図である。図53の不揮発性メモリセル構造を示す断面図である。図53の不揮発性メモリセル構造を示す断面図である。図53の不揮発性メモリとは、同一チップ上に退載されるものである。図53に示す不揮発性メモリについては上記の第6の実施の形態と同様であるので、ここではその説明を省略する。

【0088】図54に示すように、この第7の実施の形態に係る揮発性メモリのメモリセルは「型MOSトランスタで構成される。そして、この揮発性メモリのメモリレル構造では、「型半導体基板1の主面上にトンネル機関は3を介して電荷審検層4eが配置される。では、10年間では、10

【0089】本発明の第7の実施の形態に係る揮発性メ モリのメモリセルは、ソース領域およびドレイン領域を 低不純物濃度のn - 型拡散層10と高不純物濃度のn + 型拡散層11で構成したLDD構造を有している。そし て、ゲート絶縁膜がトンネル絶縁膜23および第4のゲ ート絶縁膜21から成る秩屋構造で構成され、トンネル 絶縁膜23と第4ゲート絶縁膜24の間には電荷蓄積層 4 e が配置される。この電荷蓄積層 4 e に電子を蓄積 し、この電荷蓄積層4eに保持された電子の有無によっ て生じるしきい値電圧の変化分を記憶情報の"ロ"。 1 "に対応させる。電荷蓄積層4 e は C V D法による **電荷蓄積能力の高いシリコン室化膜で構成すればよい。** シリコン室化膜の離散的な電荷捕獲準 位に電子を蓄積す ることで、下部絶縁膜の膜質に影響を受け難い電荷保持 特性を得ることができるからであ る。また、シリコン **膜、多結晶シリコン膜で構成すれば安価に製造できる。** さらに、第4ケート絶縁膜24をシリコン酸化膜(Si ○2限)の2倍程度の誘電率を有するシリコン室化**期** (Si 3N4膜)で構成すれば、シリコン酸化膜換算膜 厚が4 nm~11 nm程度の非常に薄いゲート絶縁膜を 安定して実現できる。たとえばシリコン酸化映換算映厚 が5 n.mのシリコン室化膜の実質膜厚は10 n.m程度な

ので、直接トンネル(DT)注入も誘起されない。 したがって、電子の注入抽出動作時の電圧は低電圧化され、 メモリセルの微細化のみならず周辺高電圧動作素子の微 細化も可能となる。

【0090】本発明の第7の実施の形態に係る揮発性メモリのメモリセルでは、ソース領域およびドレイン領域の耐圧向上の目的でn-型拡散を10を設け、ヒワロ構造を構成しているが、シングルドレイン構造、ダブルドレイン構造でソース領域およびドレイン領域を構成してもよい。

【0091】本発明の第7の実施の形態に係る揮発性メモリにおいて、電荷審核層4gの下部にトンネル絶縁限23を配置している。トンネル絶縁限23は直接トンネリング可能な限厚を有する薄膜のシリコン酸化限で構成され、ダイブミックRAMに要求される100ns以下での高速書き込み読み出しが可能となる。トンネル絶縁限23をシリコン酸化関で構成した場合、その関厚は3nm以下とすれば良い。また、3nm以下のシリコン酸化関構成すれば、シリコン酸化関換算関厚が1、5nm程度の非常に薄いトンネル絶縁限23を安定して実現できる。

【ロウ92】さらに、本発明の第7の実施の形態に係る 揮発性メモリは、電荷蓄積層4 eに電荷を注入しなけれ ば、通常のMOSトランジスタとして動作させることも 可能である。

【0093】 次に、本発明の第7の実施の形態に係る不揮発性メモリおよび揮発性メモリのメモリセルの製造方法を図55乃至図62および図63乃至図70を用いて説明する。図55乃至図62は、本発明の第7の実施の形態に係る不揮発性メモリの製造方法を示す断面図、図63乃至図70は、本発明の第7の実施の形態に係る揮発性メモリの製造方法を示す断面図である。

【0094】まず図55および図53に示すように、p型半導体基板「全面に電荷審接能力の小さいシリコン室化既を堆接し、10nm程度の第1ゲート絶縁膜13を形成する。電荷審接能力の小さいシリコン室化膜の堆はたとえばJVP法で行う。第1ゲート絶縁限13形成後、CVP法によりシリコン酸化度を堆接し、5~10nm程度の第2ゲート絶縁限14を形成する。続いてJVP法により電荷審接能力の小さいシリコン室化膜を堆接し、10nm程度の第3ゲート絶縁限15を形成する。

【0095】次に、図56および図64に示すように、p型半導体基板1全面にLPCVD法によりn型またはp型不純物をドープした50~250nm程度の多結晶シリコン膜を堆積した後、図56の不揮発性メモリ形成領域では、露光技術およびエッチング技術によりパターを形成する。はいてゲートを軽くなったしてソース領域およびドレイン領域を形成する領域のp型半導体基板1の表面の第1ゲート絶縁膜する領域のp型半導体基板1の表面の第1ゲート絶縁膜

13、第2ゲート絶縁膜14および第3ゲート絶縁膜15を自己整合的にドライエッチングする。図54の揮発性メモリ形成領域では、多結晶シリコン膜、第1ゲート絶縁膜13、第2ゲート絶縁膜14および第3ゲート絶縁限15はすべて除去され、p型半導体基板1表面が露出する。

【ロロ96】次に、図57に示すように、不揮発性メモ リ形成領域では、電荷蓄積層形成のための空間 1.7を形 成する。この電荷蓄積層形成のための空間 1.7 は、第1 ゲート酸化膜13および第3ゲート絶縁膜15よりも第 2ゲート絶縁膜14のエッチング速度が大きいエッチン グ液を用いて第2ゲート絶縁膜14の端部を選択的にウ エットエッチングすることで形成する。本発明の第7の 実施の形態では、第1ゲート酸化膜13および第3ゲー ト絶縁膜15をシリコン室化膜で排成し、第2ゲート絶 縁膜 1 4をシリコン酸化膜で構成しているので、エッチ ング液としてはたとえばブッ酸系を用いればよい。ま た、電荷蓄積層系形成のための空間17は、エッチング 液を用いたウェットエッチング法に替えてHFガスを含 むガスを用いたプラスマドライエッチング法で形成して もよい。一方、図65に示すように、揮発性メモリ形成 領域では、ロ型半導体基板1の表面が露出したままであ

【0097】次に、図58および図66に示すように、p型半導体基板1全面をたとえばRTO法によりに直接トンネル可能なシリコン酸化機関23を形成する。トンネル絶縁関23を形成する。トンネル絶縁関23を形成する。トンネル絶縁関23を形成する。トンネル絶縁関23を高齢を動力の全化関18を推検する。この時、電荷・一番を指数のための空間17がシリコン室化関18を構造する。全関では、東型半導体を行い、電荷・一番を開発する。そして、図59に示すように、不揮発のためのでは、東型半導体を行い、電荷・一番は関がでは、東型半導体の電荷・一番は関する。そのでで、図57の揮発性メージを開発して、サリコンを発展する。そのでで、図57の上で、シリコンを発展する。そのでで、図57の上で、シリコンを発展する。そのでで、図57の上で、シリコンを発展する。そので、図57の上で、シリコンを変化関18は、ファチングされない。

【0098】シリコン室化膜18のエッチング終了後、p型半導体基板1全面にシリコン酸化膜を堆積し、第4ゲート絶縁膜24を形成する。ここで、図59の不揮発性メモリ形成領域の第4ゲート絶縁膜24は除去される。その除去は、図57の揮発性メモリ形成領域をフォトレジストで買い、図59の不揮発性メモリ形成領域には続された第4ゲート絶縁膜24をエッチングすることで行われる。

【0099】次に、図68に示すように、p型半導体基 板1全面にLPCVの法によりn型またはp型不純物を ドープした50~250nm程度の多結晶シリコン膜を 堆積する。そして、露光技術およびエッチング技術によ りその多結晶シリコン膜をパターニングし、ゲート電極 3 a を形成する。続いてゲート電極3 a をエッチングマスクとして、ソース領域およびドレイン領域を形成する領域の p 型半導体基版 1 の表面のトンネル経縁限23、電荷審議層4 e および第4ゲート施縁限24を自己整合的にドライエッチングする。一方、不揮発性メモリ形成領域では、図60に示すように、多結晶シリコン膜をすべて除去しても良いし、ゲート電極3に合わせてパターニングし、新たなゲート電極を形成しても良い。

【0100】次に、図61および図69に示すように、p型半導体基板1全面に酸化膜15を形成した後、低不純物濃度のn-型拡散層10を形成する。n-型拡散層10はイオン注入技術によりゲート電極3をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0101】次に、図52および図70に示すように、ケート電極3の側壁にサイドウォールスペーザ9を形成した後、高不相物温度のn *型拡散層11を形成する。n +型拡散層11はイオン注入技術によりゲート電極3およびサイドウォールスペーサ9をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0.102】次に、p型半導体基板1の全面にCVD法またはスパッタ法によってタングステン、チタン、コパルトなどの高融点金属膜を堆積し、続いて、p型半導体基板1を不活性雰囲気中で熱処理することによりゲート電極3およびn+型拡散層11それぞれの表面に高融点金属シリサイドで構成される導電層12を形成する。導電12形成後、上記以外の領域に残った未反応の高融点金属を除去すれば、図53に示した不揮発性メモリお完成する。

【0103】図示はしないが、図53および図54のメモリセル構造完成後、層間絶縁関形成工程、コンタクトホール形成工程、配線形成工程、パッシペイション関形成工程等の通常のCMOS製造工程を填次程で、最終的な不揮発性メモリセルが完成する。

は、第1ゲート酸化膜13および第3ゲート絶縁膜15 をシリコン酸化膜で構成し、第2ゲート絶縁膜14をシ リコン室化膜で構成しているので、エッチング液として はたとえばリン酸系を用いればよい。

【0105】本発明の第5および第7の実施の形態では、不揮発性メモリおよび揮発性メモリのメモリセルは共にn型MOSトランジスタで構成される例について説明したが、反対導電型のp型MOSトランジスタのメモリセルであっても良いことはもちろんである。この場合には、上記の説明において、適宜、基板や拡散層の導電タイプを反対のものに読み替えれば良い。

【0105】(第8の実施の形態)次に、本発明の第8の実施の形態について説明する。上記の第1乃至第7の実施の形態について説明する。上記の第1乃至第7の実施の形態では、電荷審秩層の構造は電子注入効率の向上に直接には容与しない。フローティングゲート構造の不揮発性半導外率を向上させる試みが最等第5780341号)。しかしながら、この提案では、フローティングゲート構造を採用するため、酸化限中の欠陥やリークサイトに対しては弱い。また、段差構造形成時に発生しうる欠陥に対しても、十分な信頼性を得られないおそれがある。本発明の第8の実施の形態は、簡単なプロセスの電子注入効率を向上させることができるものである。電子注入効率を向上させることができるものである。

【ロ107】図71は、本発明の第8の実施の形態に係 る不揮発性半導体メモリのメモリセル構造を示す断面図 である。この第8の実施の形態は、メモリセルのチャネ ル領域に段差や傾斜を設けることで、書き込み時におけ る電子注入効率の向上を図るものであ る。図7 1 に示す ように、このメモリセルはn 型MO Sトランジスタで構 成される。そして、この第8の実施の形態に係るメモリ ゼルの構造では、 p型半導体基板1の表面に第1ゲート 絶縁膜13を介して第2ゲート絶縁膜14が設けられ る。第2ケート絶縁膜14の両端には電荷蓄積層4a、 4 b が形成される。第2ゲート絶縁膜 1 4 および電荷蓋 積層4 a、4 b上には第3ゲート絶縁膜15を介してゲ - ト電極3が設けられる。ゲート電極3の側面には酸化 膜15を介してサイトウォールスペーサ9が設けられ、 このサイドウォールスペーサ9の下部のp型半導体基板 1には、チャネル領域に接する低不純物濃度のn - 型拡 散層10と、このn-型拡散層10の外側に位置する高 不純物濃度のn+型拡散層11が設けられる。ゲート電 極3 および n +型拡散層 1 1 それぞれの表面には導電層 12が設けられる。

【0108】さらに、本発明の第8の実施の形態に係る 不揮発性半導体メモリのメモリセル構造では、チャネル 領域25に改差26が設けられる。この改差26によ り、p型半導体基板1内の電子の散乱方向に電荷審積層 4が位置することになる。したがって、書き込み時にお ける電子の注入効率が向上する。

【ロ109】本発明の第8の実施の形態に係る不揮発性 半導体メモリのメモリセルは、ソース領域およびドレイン領域を低不純物造度のn-型拡散層10と高不純物造 度のn +型拡散層11で構成したLDD構造を有してい る。そして、ゲート絶縁膜が第1ゲート絶縁膜13(下 層)、第2ゲート絶縁膜14(中間層)および第3ゲー ト絶縁膜15(上層)からなる3層積層膜で構成され、 第2ケート絶縁膜14の両端部には電荷蓄積層48およ び4bが形成される。この2つの電荷蓄積層48 および 4 b に電子を蓄積し、その蓄積状態は(1)電荷蓄積層 4a、46のいずれも電子を蓄積していない状態、 (2) 電荷審積層4 a のみが電子を蓄積している状態、 (3) 電荷蓄積層4 bのみが電子を蓄積している状態。 (4) 電荷蓄積層 4 a、 4 b共に電子を蓄積している状 態、の4つの状態をとり得る。この2つの電荷蓄積層4 ョおよび4 b に保持された電子の有無によって生じるしきい値電圧の変化分を記憶情報の"口口"、"口 1"、 "10"、 "11"に対応させる。また、このメモリセル 構造では電荷蓄積層48、4bはチャネル領域端部の上 方に位置するので、チャネル領域中央部のしきい値電圧 はチャネル領域の不純物濃度のみで決まり、電荷蓄積層 4e、4bの電子の善核状態に依存しない。したがって、電荷善様層4e、4bの電子の週不足による週消去 (over-erase) は防止され、それにより過消去に起因す るリーク不良、プログラム 不良、読み出し不良等は生じ 得ない。また、ソース領域とドレイン領域間のリーク電 流はゲート電圧のみで抑制でき、高信頼性の不揮発性半 導体メモリを実現できる。 電荷蓄積層 4 a および 4 b は CVD法による電荷蓄積能力の高いシリコン室化膜で構 成すればよい。シリコン室化膜の雄散的な電荷捕獲準 位 に電子を善続することで、下部絶縁限の膜質に影響を受け難い電荷保持特性を得ることができるからである。また、シリコン膜、多結晶シリコン膜で構成すれば安価に 製造できる。 さらに、第1ゲート絶縁膜13、第3ゲート絶縁膜15をシリコン酸化膜(SiO2膜)の2倍程 度の誘電率を有するシリコン室化膜(Si3N4膜)で 構成すれば、シリコン酸化膜換算膜厚が4 n.m~ 1 1 n m程度の非常に薄いゲート絶縁膜を安定して実現でき る。たとえばシリコン酸化膜換算膜厚が5mmのシリコ

【0110】本発明の第8の実施の形態に係る不揮発性 半導体メモリのメモリセルでは、ソース領域およびドレイン領域の耐圧向上の目的でn-型拡散層10を設け、 LDD構造を構成しているが、シングルドレイン構造、 ダブルドレイン構造でソース領域およびドレイン領域を

ン室化膜の実質膜厚は10mm程度なので、直接トンネ

ル(DT)注入も誘起されない。したがって、電子の注

入抽出動作時の電圧は低電圧化され、メモリセルの微細

化のみならず周辺高電圧動作素子の微細化も可能とな

構成してもよい。第2ゲート絶縁関14は電荷審核層4a-4b間のリークを防止するが、たとえばシリコン酸化膜で構成することができる。また、第2ゲート絶縁関14に高誘電率を有する金属酸化膜を用いれば、チャネル領域中央の電流伝过を持性を向上できる。金属酸化膜としてはたとえばTiO2、Ta2O5、AI2O5、PZT、SBTがある。

【0111】本発明の第8の実施の形態では、ソース側、ドレイン側の両方に、段差26を設けたが、どちらか一方のみに設けても良い。特に、1ビット分の情報を記憶するメモリでは、一方のみあれば十分である。

【ロ112】次に、本発明の第8の実施の形態に係る不 揮発性メモリの動作について図72および図73を用い て説明する。図72は、書き込み動作を説明する不揮発 性メモリの断面図である。図73は、消去動作を説明す る不揮発性メモリの断面図である。図72に示すよう に、メモリセルの書き込み時には、ゲートGに5~8V 程度、ドレインDに4~5V程度をそれぞれ印加し、ソ - スSを接地する。このように電圧を印加し、チャネル 熱電子(CHE)で電子をドレイン領域側の電荷蓄積層 4 b に注入する。チャネル領域25 に良差25を設けた ことで、電子の散乱方向に電荷蓄積層4bに位置してい る。このために、電荷蓄積層4bに対する電子の注入効 率が向上し、注入速度の高速化、印加電圧の低減化、を 図ることができる。ソース領域側の電荷審接層48に電子を注入する場合には、ドレインD、ソースSそれでれに印加する電圧を上記の場合と入れ換えれば良い。一 方、メモリセルの消去は、図73に示すように、ゲート Gに負電圧(~- 5V)を印加し、ファウラー・ノルド ハイム (FN)型トンネル電流を利用して電荷蓄積層 4 8、4 bから電子を引き抜くことで行われる。また、ゲ ート電極3が複数のメモリセルで共有されている場合に は、それらのメモリセルから同時に電子を引き抜くこと ができる。この場合、ソースS、ドレインDはp型半導 体基板 1 と同電位とすればよい。また、p型半導体基板 1 の電位とは異なる正電圧をドレイン Dに印加し、ソー スSを浮遊電位(Floating)とすれば、ドレインD側の **電荷蓋積層4aのみから電子を引き抜くことも可能であ** る。ソースS側の電荷蓄積層4bのみから電子を引き抜 く場合にはソースSに正電圧を印加し、ドレインDを浮 遊電位とすればよい。

【ロ・13】また図示はしないが、メモリセルの読み出しは、ソースSとドレインDの間を流れる読み出し電流を検知することで行われる。電荷審検層48、46の審検状態によってソース領域、ドレイン領域近傍の電流伝達特性(チャネルコンダクタンス)が変調することを利用するものである。ソースS、ドレインDのどもらにバイアスするかは電流伝達特性の変調が顕著に現れる方を選択すればよい。電荷審検層48および4トの4つの審検状態によって4つの異なる電流伝達特性が得られ、そ

れにより1つのセルで2ビット分の情報を記憶できる。 【0114】次に、本発明の第8の実施の形態に係る不 揮発性メモリのメモリセルの製造方法を図74万至図8 2を用いて説明する。まず図74に示すように、チャネル領域25が形成される領域を覆うフォトレジストパターン27を、p型半導体基板1上に形成する。そして、図75に示すように、たとえばRIE法によって、p型半導体基板1をエッチングすることで、食差26を形成する。

【0115】 次に、図76に示すように、p型半導体基版1全面に電荷審核能力の小さいシリコン室化膜を堆積し、10mm程度の第1ゲート絶縁膜13を形成する。電荷審核能力の小さいシリコン室化膜の堆積はたとえばJVD法で行う。第1ゲート絶縁膜13形成後、CVD法によりシリコン酸化膜を堆積し、5~10mm程度の第3ゲート絶縁膜14を形成する。続いてJVD法により電荷審核能力の小さいシリコン変化膜を堆積し、10m程度の第3ゲート絶縁膜15を形成する。

【0116】次に、図77に示すように、p型半導体基板1全面にLPCVD法によりn型またはp型不純物をドープした50~250nm程度の多結晶シリコン膜を堆積した後、露光技術およびエッチング技術によりパターニングし、ゲート電極3を形成する。抗いて、ゲート電極3をマスクとしてソース領域およびドレイン領域を形成する領域のp型半導体基板1の表面の第1ゲート絶縁を膜13、第2ゲート絶縁に関15を自己整合的にドライエッチングする。

【0.1 18】次に、図79に示すように、p型半導体基板1全面にLPCVD法により電荷審務能力の高いシリコン室化膜18を電荷審務層形成のための空間17が完全に埋め込まれるように堆積する。そして、図80に示すように、p型半導体基板1全面に対してR+Eによる異方性エッチングを行い、電荷審務能力の高いシリコン室化膜で構成された電荷審務層49および4bを形成する

【0119】次に、図81に示すように、p型半導体基

板1全面に酸化膜16を形成した後、低不純物濃度の n -型拡散層10を形成する。 n -型拡散層10はイオン 注入技術によりゲート電極3をマスクとして n型不純物 を注入し、その後の熱処理によって注入した不純物を活 性化することで形成する。

【0120】次に、図82に示すように、ゲート電極3の側壁にサイドウォールスペーサ9を形成した後、高不純物濃度のn+型拡散層11を形成する。n+型拡散層11はイオン注入技術によりゲート電極3およびサイドウォールスペーサ9をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0121】次に、p型半導体基板1の金面にCVD法またはスパッタ法によってタングステン、チタン、コパルトなどの高融点金属膜を堆積し、頼いて、p型半導体基板1を不活性雰囲気中で熱処理することによりゲート電極3およびn+型拡散層112や元本の表面に高融点金属シリサイドで構成される導電層12形成後、上記以外の領域に残った未反応の高融点金属を除去すれば、図71に示したメモリセル構造が完成する。

【0122】なお、図示はしないが、図71のメモリセル構造完成後、層間絶縁限形成工程、コンタクトホール形成工程、配線形成工程、バッシベイション限形成工程等の通常のCMOS製造工程を順次程で、最終的な不理発性メモリセルが完成する。

発性メモリセルが完成する。 【0123】このように、本発明の第8実施の形態では、電荷養経層48および4bをゲート電極3の両端の下方に自己整合的に形成することができる。したがって、セルトランジスタのゲート長方向の微細化が可能となる。それにより、大容量、高密度の不揮発性半導体メモリを提供できる。また、ピット当りのセル面接は従来と比べてほぼ半遠され、大幅に縮小された不揮発性半導体メモリを実現できる。

 流伝達特性はぼ決まる。したがって、この部分のゲート 長方向の長さを限界まで縮小すれば、より微細な不揮発 性半導体メモリを提供できる。

【0125】さらに、セル構造は通常のCMOS工程で 容易に実現可能であるので、既存の製造ラインを使用し 低コストで不揮発性半導体メモリを製造できる。

【〇126】そして、本発明の第8の実施の形態では、 書き込み時の電子注入効率を向上させることができる。 このため、書き込み速度の高速化、書き込み時の印加電 圧の低減化を図ることができる。

【0127】(第9の実施の形態) 次に、本発明の第9の実施の形態について説明する。本発明の第9の実施の形態について説明する。本発明の第9の実施の形態は、上記の第8の実施の形態において、図71の電荷審接層4aと電荷審接層4b間に配置された第2の絶縁限14を不要とし、2つの電荷審接層4aおよび4bを一体化させた構成を採っている。図83は、本サの第9の実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す財面図である。図83に示すように、このメモリセル構造は、上記の第8の実施の形態の電荷審接層4a、4b、および第2の絶縁限14に換えて、電荷審接層4fを、配置したものである。

【ロ128】 次に、本発明の第9の実施の形態に係る不揮発性メモリのメモリセルの製造方法を図84万至図89を用いて説明する。上記の第8の実施の形態と同様。まず図84に示すように、チャネル領域25が形成される領域を覆うフォトレジストパターン27を、p型半導体を板1上に形成する。そして、図85に示すように、たとえばR1点法によって、p型半導体を板1をエッチングすることで、段差25を形成する。

【0129】次に、図86に示すように、p型半導体基板1全面に電荷審核能力の小さいシリコン室化膜を堆積し、10nm程度の第1ゲート絶縁膜13を形成する。電荷審核能力の小さいシリコン室化膜の堆核はたとえばJVD法により電荷審核能力の高いシリコン室化度18を下で10nm程度形成する。続いてJVD法により電荷審核能力の小さいシリコン室化膜を堆積し、10nm程度の第3ゲート絶縁膜15を形成する。

【0:130】次に、図87に示すように、真型半導体基板1全面に1PCV D法によりn型またはp型不純物をドープした50~250nm程度の多結晶シリコン膜を堆積した後、露光技術およびエッチング技術によりパターニングし、ゲート電極3を形成する。続いて、ゲート電極3をマスクとしてソース領域およびドレイン領域を形成する領域の京型半導体基板1の表面の第1ゲート絶縁膜13、シリコン室に関18および第3ゲート絶縁膜15を自己整合的にドライエッチングする。ここで、電荷蓋積層4千が形成される。

【0 1 3 1】次に、図8 8 に示すように、p型半導体基 板1 全面に酸化関 1 6 を形成した後、低不純物濃度のn -型拡散層10を形成する。n-型拡散層10はイオン 注入技術によりゲート電極3をマスクとしてn型不純物 を注入し、その後の熱処理によって注入した不純物を活 性化することで形成する。

【0132】次に、図89に示すように、ゲート電極3の側壁にサイドウォールスペーサ9を形成した後、高不純物濃度のn+型拡散目11を形成する。n+型拡散目11はイオン注入技術によりゲート電極3およびサイドウォールスペーサ9をマスクとしてn型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0193】次に、p型半導体基板1の全面にCVD法またはスパッタ法によってタングステン、チタン、コパルトなどの高融点金属膜を堆積し、続いて、p型半導体基板1を不活性雰囲気中で熱処理することによりゲート電極3およびn+型拡散層11それぞれの表面に高融点金属シリサイドで構成される導電層12を形成する。導電台属を除去すれば、図83に示したメモリセル構造が完成する。

【0134】なお、図示はしないが、図83のメモリセル構造完成後、層間絶縁限形成工程、コンタクトホール形成工程、配線形成工程、バッシベイション限形成工程等の通常のCMOS製造工程を順次程で、最終的な不揮発性メモリセルが完成する。

【0135】(第10の実施の形態)次に、本発明の第10の実施の形態について説明する。図90は、本発明の第10の実施の形態に係る不揮発性半導体メモリのメニリセル構造を示す断面図である。上記の第88およびも9の実施の形態では、チャネル領域を半導体基板に対して凸状態とすることで、チャネル領域を設定したが、この第10の実施の形態では、チャネル領域を半導体基板に対して凹状態とすることで、チャネル領域に設置を設けるものである。そして、この第10の実施の形態も、メモリセルのチャネル領域に改差や傾斜を設けることで、書き込み時における電子注入効率の向上を図るものである。

屠21が設けられる。ゲート電極3および ρ+型拡散層 21それぞれの表面には導電層12が設けられる。

【0137】さらに、本発明の第10の実施の形態に係る不揮発性半導体メモリのメモリセル構造では、チャネル領域25に改差26が設けられる。この段差26により、p型半導体基板1内の電子の散乱方向に電荷審積層4が位置することになる。したがって、書き込み時における電子の注入効率が向上する。

【〇138】本発明の第10の実施の形態に係る不揮発性半導体メモリのメモリセルは、ソース領域およびドレイン領域を低不純物漁度のp-型拡散層20と高不純物漁度のp+型拡散層21で構成したLDD構造を有している。そして、ゲート絶縁膜14(中間層)耐よび第3(下層)、第2ゲート絶縁膜14(中間層)耐火び第3ケート絶縁膜15(上層)からなる3層積層を開設で構成され、第2ゲート絶縁限14の両端部には電荷審核層48カよび4bが形成される。この2つの電荷審核層48および4bに電子を審核し、その審核状態は(1)電荷審核層48、4bのいずれも電子を審核していない状態、

- (2) 電荷蓄積層4 aのみが電子を蓄積している状態、
- (3) 電荷審核層4 bのみが電子を審核している状態、(4) 電荷審核層4 e、4 b共に電子を審核している状態、の4つの状態をとり得る。この2つの電荷審核層4 e および4.bに保持された電子の有無によって生じるしきい値電圧の変化分を記憶情報の"00"、"01"、状態では電荷審核層4 e、4 bはチャネル領域場のよび決まり、電荷審核層4 e、4 bの電子の過不足により過過去により過過去により過過去によりので、すのな子ので、サイネルにより過過去により過過去によりのでである。

(over-erase) は防止され、それにより週消去に起因するリーク不良、プログラム 不良、読み出し不良等は生じ 得ない。また、ソース領域とドレイン領域間のリーク電 流はゲート電圧のみで抑制でき、高信頼性の不揮発性半 導体メモリを実現できる。 電荷蓄積層 4 a および 4 b は CVD法による電荷蓄積能力の高いシリコン室化膜で構 成すればよい。シリコン室化膜の離散的な電荷捕獲準 位 に電子を蓄積することで、下部絶縁膜の膜質に影響を受 け難い電荷保持特性を得ることができるからである。 ま た、シリコン膜、多結晶シリコン膜で構成すれば安価に 製造できる。さらに、第1ゲート絶縁膜13、第3ゲー ト絶縁膜15をシリコン酸化膜(SiO2膜)の2倍程 度の誘電率を有するシリコン室化膜(Si3N4膜)で 構成すれば、シリコン酸化膜換算膜厚が4点m~11点 m程度の非常に強いゲート絶縁膜を安定して実現でき る。だとえばシリコン酸化膜換算膜厚が5 n.mのシリコ ン室化膜の実質膜厚は10mm程度なので、直接トンネ ル(DT)注入も誘起されない。したがって、電子の注 入抽出動作時の電圧は低電圧化され、メモリセルの微細

化のみならず周辺高電圧動作素子の微細化も可能となる。

【0139】本発明の第10の実施の形態に係る不揮発性半導体メモリのメモリセルでは、ソース領域およびドレイン領域内の圧向上の目的での・型拡散層20を設け、LDD構造を構成しているが、シングルドレイン構造でソート絶縁限14は電荷審検層4a-4b間のリークを防止するが、たとえばシリを構成することができる。また、第2ゲート絶縁限14に高時で構成することができる。また、第2ゲート絶縁限14に高時で構成することができる。また、第2ゲート絶縁限14に高時で構成することができる。また、第2ゲート絶縁限14に高時の電流を開発を向上できる。金属酸化限としてはたとえば下下の2、Ta205、AF

【0140】本発明の第10の実施の形態では、ソース側、ドレイン側の両方に、段差26を設けたが、どちらか一方のみに設けても良い。特に、1ピット分の情報を記憶するメモリでは、一方のみあれば十分である。

【ロ141】次に、本発明の第10の実施の形態に係る 不揮発性メモリの動作について図91および図92を用 いて説明する。図91は、書き込み動作を説明する不揮 発性メモリの断面図である。図92は、消去動作を説明 する不揮発性メモリの断面図である。図91に示すよう に、メモリセルの書き込み時には、ゲートGに5V程 ドレインロに-5V程度をそれぞれ印加し、ソース Sを浮遊電位とする。このように電圧を印加し、バンド - バンド間トンネル現象起因の電子にドレイン近傍の電 界でエネルギーを与え、ドレイン領域側の電荷蓋積層4 bに注入する。チャネル領域25に段差26を設けたこ とで、電子の注入方向に電荷蓄積層4 bが位置してい る。このために、電荷蓄積層4 bに対する電子の注入効 率が向上し、注入速度の高速化、印加電圧の低減化、を 図ることができる。ソース領域側の電荷蓄積層48に電 子を注入する場合には、ドレインロ、ソースSそれぞれ に印加する電圧を上記の場合と入れ換えれば良い。 方、メモリセルの消去は、図92に示すように、ゲート Gに負電圧(~-5V)を印加し、ファウラー・ノルド ハイム (FN)型トンネル電流を利用して電荷審積層 4 a、4 bから電子を引き抜くことで行われる。また、ゲ - ト電極3が複数のメモリセルで共有されている場合に は、それらのメモリセルから同時に電子を引き抜くこと ができる。この場合、ソースS、ドレインDはn型半導 体基板 1 9 と同電位とすればよい。また、 p型半導体基 板1の電位とは異なる正電圧をドレインDに印加し、ソ - スSを浮遊電位(Floating)とすれば、ドレインD側 の電荷曲接層 4 a のみから電子を引き抜くことも可能で ある。ソースS側の電荷蓄積層46のみから電子を引き 抜く場合にはソースSに正電圧を印加し、ドレインDを 浮遊電位とすればよい。

【ロ142】また図示はしないが、メモリセルの読み出

しは、ソースSとドレインDの間を流れる読み出し電流 を検知することで行われる。電荷審検層4a、4bの審 核状態によってソース領域、ドレイン領域近傍の電流伝 **速特性(チャネルコンダクタンス)が変調することを利** 用するものである。ソースS、ドレインDのとちらにバ イアスするかは電流伝送特性の変調が顕著に現れる方を 選択すればよい、電荷蓄積層4 a および4 b の4 つの蓄 **積状態によって4つの異なる電流伝達特性が得られ、そ** れにより1つのセルで2ピット分の情報を記憶できる。 【0143】次に、本発明の第10の実施の形態に係る 不揮発性メモリのメモリセルの製造方法を図93乃至図 101を用いて説明する。まず図93に示すように、チ ヤネル領域25が形成される領域以外を覆うフォトレジ ストパターン27を、n型半導体基板19上に形成す る。そして、図94に示すように、たとえばRIE法に よって、n型半導体基板19をエッチングすることで、 段差25を形成する。

【0144】次に、図95に示すように、n型半導体基版19全面に電荷審核能力の小さいシリコン室化膜を推議し、10nm程度の第1ゲート経縁膜13を形成する。電荷審核能力の小さいシリコン室化膜の堆核はだとえばJVD法で行う。第1ゲート経縁膜13形成後、CVD法によりシリコン酸化膜を推接し、5~10nm程度の第2ゲート経縁膜14を形成する。続いてJVD法により電荷審核能力の小さいシリコン室化膜を推接し、10nm程度の第3ゲート経縁膜15を形成する。

【0145】次に、図96に示すように、n型半導体基 板19全面にLPCVD法によりn型または n型不純物 をドープした50~250nm程度の多結晶シリコン膜 を堆積した後、露光技術およびエッチング技術によりパ ターニングし、ゲート電極3を形成する。 続いて、ゲー ト電極3をマスクとしてソース領域およびドレイン領域 を形成する領域のn型半導体基板19の表面の第1ゲー ト絶縁限13、第2ゲート絶縁限14および第3ゲート 絶縁限15を自己整合的にドライエッチングする。

【O 1 47】次に、図9 8に示すように、n型半導体基

板19全面に LP CV D法により電荷審議能力の高いシリコン室化膜 18を電荷審議 層形成のための空間 17が完全に埋め込まれるように堆検する。そして、図99に示すように、 n型半導体基板 19全面に対してR 1 Eによる異方性エッチングを行い、電荷審議能力の高いシリコン室化膜で構成された電荷審議層 4 e および 4 bを形成する。

【0148】次に、図100に示すように、n型半導体 基板19全面に酸化膜16を形成した後、低不純物濃度のp-型拡散層20を形成する。p-型拡散層20はイオン注入技術によりで-ト電極3をマスクとして n型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0149】次に、図101に示すように、ゲート電極3の側壁にサイドウォールスペーサ9を形成した後、高不純物漁度の p+型拡散層21を形成する。 p+型拡散層21はイオン注入技術によりゲート電極3およびサイトウォールスペーサ9をマスクとして p型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0150】次に、n型半導体基板19の全面にCVD法またはスパッタ法によってタングステン、チタン、コパルドなどの高融点金属膜を堆積し、続いて、n型半導体基板19を不活性雰囲気中で熱処理することによりゲート電極3およびp+型拡散程21それぞれの表面に高融点金属シリサイドで構成される導電程12を形成する。 準電程12形成後、上記以外の領域に残った未反応の高融点金属2を除去すれば、図90に示したメモリセル構造が完成する。

【O 1 5 1】なお、図示はしないが、図9 0 のメモリセル構造完成後、層間絶縁限形成工程、コンタクトホール形成工程、総線形成工程、パッシペイション限形成工程等の通常の C M O S製造工程を順次程で、最終的な不揮発性メモリセルが完成する。

【0 1 5 2】 このように、本発明の第 1 0実施の形態では、電荷審核層 4 e および 4 bをゲート電極 3 の両端の下方に自己整合的に形成することができる。したがった、 セルトランジスタのゲート長方向の微細化が可能となる。それにより、大容重、高密度の不揮発性半導体メモリを提供できる。また、ビット当りのセル面核は従来

と比べてほぼ半逝され、大幅に縮小された不揮発性半導 体メモリを実現できる。

【0.1.53】また、電荷審核層4 a および4 b のチャネル長方向の幅は第1ゲート絶縁膜13および第3ゲート絶縁膜15と第2ゲート絶縁膜14のエッチング速度差およびエッチング時間の調節によって容易に制御できる。それにより、電荷審核層4 a および4 b を対容に配置できる。そして、電荷審核層4 a と 4 b は第2ゲート絶縁膜14によって電気的に完全に分離されるので、電荷審核層14 a と 14 b 間の相互作用は起こらない。さ

らに、電荷審練層48および4bはソース領域、ドレイン領域、ゲート電極3およびチャネル領域からは第1の 絶縁限15、酸化膜15に集まって完全に絶縁されるので、電荷保持特性の優れた不揮発性半導体メモリを提供できる。電荷審練層48および4bはゲート電極3の端部からチャネル領域方向に延在して形成され、電荷審練層48および4bのうちのチャネル領域側の部分の電荷審練状態によってメモリセルの電流伝達特性ほぼ決まる。したかって、この部分のゲート最方向の長さを限界まで縮小すれば、より微細な不揮発性半導体メモリを提供できる。

【0154】さらに、セル構造は通常のCMOS工程で 容易に実現可能であるので、既存の製造ラインを使用し 低コストで不揮発性半導体メモリを製造できる。

【O 1 5 5】そして、本発明の第 1 0 の実施の形態では、書き込み時の電子注入効率を向上させることができる。このため、書き込み速度の高速化、書き込み時の印加電圧の低減化を図ることができる。

【0156】(第11の実施の形態)次に、本発明の第11の実施の形態について説明する。本発明の第11の実施の形態に大記の第110の実施の形態において、図90の電荷審録層4aと電荷審録層4b間に配置された第2の絶縁膜14を不要とし、2つの電荷審録層4aおよび4bを一体化させた構成を採っている。図102は、本発明の第110実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す断面図である。図102に示すように、このメモリセル構造は、上記の第10の実施の形態の電荷審試層4a、4b、および第2の絶縁膜14に換えて、電荷審試層41を、配置したものである。

【0157】次に、本発明の第11の実施の形態に係る不揮発性メモリのメモリゼルの製造方法を図103乃至図108を用いて説明する。上記の第10の実施の形態と同様、まず図103に示すように、チャネル領域25が形成される領域以外を覆うフォトレジストパターン27を、n型半導体基板19上に形成する。ぞして、図104に示すように、たとえばRIE法によって、n型半端体基板19をエッチングすることで、段差26を形成する。

【0158】次に、図105に示すように、n型半導体基板±9全面に電荷審秘能力の小さいシリコン室化膜を堆積し、10nm程度の第1ゲート絶縁膜13を形成する。電荷審務能力の小さいシリコン室化膜の堆積はたとえばJVD法で行う。第1ゲート絶縁膜13形成後、LPCVD法により電荷審務能力の高いシリコン室化膜18を5~10nm程度形成する。続いてJVD法により電荷審務能力の小さいシリコン室化膜を堆積し、10nm程度の第3ゲート絶縁膜15を形成する。

【0.159】 次に、図106に示すように、n型半導体 基板19全面にLP CV D法によりn型またはp型不純 物をドープした50~250nm程度の多結晶シリコン 膜を堆積した後、露光技術およびエッチング技術により パターニングし、ゲート電極3を形成する。続いて、ゲート電極3をマスクとしてソース領域およびドレイン領域を形成する領域のn型半導体基板19の表面の第1ゲート絶縁関15を自己整合的にドライエッチングする。ここで、電荷審銭層41が形成される。

【0160】次に、図107に示すように、n型半導体 基板19全面に酸化膜16を形成した後、低不純物濃度のp-型拡散層20を形成する。p-型拡散層20はイオン注入技術によりゲート電極3をマスクとしてp型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【〇161】次に、図108に示すように、ゲート電極 3の側壁にサイドウォールスペーサ9を形成した後、高 不純物濃度のp+型拡散層21を形成する。p+型拡散 層21はイオン注入技術によりゲート電極3およびサイ ドウォールスペーサ9をマスクとしてp型不純物を注入 し、その後の熱処理によって注入した不純物を活性化す

ることで形成する.

【0162】次に、n型半導体基板19の全面にCVD法またはスパッタ法によってタングステン、チタン、コパルトなどの高融点金属限を推移し、続いて、n型半導体基板19を不活性雰囲気中で熱処理することによりゲート電極3および・p・型拡散層21それぞれの表面に高融点金属シリイドで構成される導電層12を形成を、上記以外の領域に残った未反応の高融点金属を除るすれば、図102に示したメモリセル構造が完成する。

【0163】なお、図示はしないが、図102のメモリセル構造完成後、層間絶縁膜形成工程、コンタクトホール形成工程、配線形成工程、パッシペイション膜形成工程等の通常のCMOS製造工程を順次経て、最終的な不揮発性メモリセルが完成する。

【0164】(第12の実施の形態)次に、本発明の第12の実施の形態について説明する。図109は、本発明の第12の実施の形態に係る不揮発性半導体メモリのメモリセルの構造を示す断面図である。上記の第10の実施の形態では、ゲート電極3のパターニングに露光技術およびエッチング技術を用いたが、この第12の実施の形態では、ゲート電極3のパターニングに化学的機械的研磨法を用いる例である。

【ロ165】次に、本発明の第12の実施の形態に係る不揮発性メモリのメモリセルの製造方法を図110万室図110に示すように、チャネル領域25が形成される領域以外を覆うフォトレジストパターン27を、 の型半導体基板19上に形まるに、たとえばR+E法によって、の型半導体基板19をエッチングするこ

とで、段差26を形成する。

【0166】次に、図112に示すように、n型半導体 基板19全面に電荷審核能力の小さいシリコン室化膜を 堆積し、10nm程度の第1ゲート絶縁限13を形成する。電荷審検能力のかさいシリコン室保膜の堆積したで行う。第1ゲート絶縁関13形成後、CVD法によりシリコン酸化膜を堆積し、5~10nm程度の第2ゲート絶縁関14を形成する。続いてJVD法により電荷審核能力の小さいシリコン室化膜を堆積し、10nm程度の第3ゲート絶縁関15を形成する。さら 10nm程度の第3ゲート絶縁関15を形成する。さら 10nm程度の第4年を150~500nm程度の 9結晶シリコン膜28を堆積する。

【0167】次に、図113に示すように、化学的機械的研磨方法によって、多結晶シリコン膜19の埋め込みを行なうことで、ゲート電極3を形成する。なお、通常、in型半導体基板19上に残存する第1のゲート絶縁膜13、第2のゲート絶縁膜14および第3のゲート絶縁膜15を、たとえばウェットエッチングにより除去される。

【0168】次に、図114に示すように、電荷書紙層形成のための空間17を形成する。この空間17は、第174ト時間13および第3ゲート絶縁限15よりも第2ゲート絶縁限14のエッチング液を用いて第2ゲート絶縁限14のなっまが表現の第3を開いて第2ゲート絶縁限14をシリコン室で形成する。本発明の第12をシリコン室に関すする。本発明の第5年をシリコン室に関すする。本発明の第5年を発展するをシリコン室に関すする。第2ゲート絶縁度14をシリコン室に関するでは、第2ゲート絶縁度14をシリコンをは関するので構成し、第2ゲート絶縁度14をシリコンをで構成しているのでよりが表を見いればよりで表現である。また、電荷書を用形成のための空間17は、エッチング法で形成してもよい。

【0169】次に、図115に示すように、n型半導体基板19全面にLPCVD法により電荷蓄軽能力の高いシリコン室化膜18を電荷蓄積層形成のための空間17が完全に埋め込まれるように推積する。そして、図115に示すように、n型半導体基板19全面に対してR16による異方性エッチングを行い、電荷蓄積能力の高いシリコン室化膜で構成された電荷蓄積層4点および4bを形成する。

【0170】次に、図117に示すように、点型半導体基板19全面に酸化膜16を形成した後、低不純物濃度のp-型拡散層20を形成する。p-型拡散層20はイオン注入技術によりゲート電極3をマスクとしてp型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0171】次に、図118に示すように、ゲート電極 3の側壁にサイドウォールスペーサ9を形成した後、高 不純物漁康の p + 型拡散層2 1 を形成する。 p + 型拡散層2 1 はイオン注入技術によりゲート電極3 およびサイトウォールスペーサ9 をマスクとして p型不純物を注入し、その後の熱処理によって注入した不純物を活性化することで形成する。

【0172】次に、n型半導体基板19の全面にCVD法またはスパッタ法によってタングステン、チタン、コパルトなどの高融点金属限を堆積し、続いて、n型半導体基板19を不活性雰囲気中で熱処理することによりゲート電極3およびp+型拡散層21それぞれの表面に高融点金属シリサイドで構成される導電層12を形成する。導電層12形成後、上記以外の領域に残った未反応の高融点金属を除去すれば、図109に示したメモリセル構造が完成する。

【0173】なお、図示はしないが、図109のメモリセル構造完成後、層間絶縁膜形成工程、コンタクトホール形成工程、配線形成工程、パッシペイション膜形成工程等の通常のCMOS製造工程を順次経て、最終的な不揮発性メモリセルが完成する。

【0174】(第13の実施の形態) 次に、本発明の第13の実施の形態について説明する。上記の第1乃至第12の実施の形態では、メモリセル以外のトランシスタの高速化に対する十分な検討はなされていなかった。一方、高速のMOSトランジスタの構造として、ゲート電極とソース・ドレイン拡散層間に凹上のノッチを形成することで、ゲート電極と拡散層間の容量を低減し、ロジックゲートを高速化する試みがなされている(T. Ghaniet al., IEDM93, p415)。この第13の実施の形態は、この構造を不揮発性半導体メモリに利用することで、メモリ機能を有しない通常のトランジスタと不揮発性半導体メモリとを退載する半導体装置の大幅な高速化を可能とするものである。

【ロ175】図119は、本発明の第13の実施の形態 は係る不揮発性半導体メモリのメモリセル構造を示す断 面図である。このメモリセルはn型MOSトランジスタ で構成される。本発明の第13の実施の形態に係る不揮 発性半導体メモリのメモリセル構造では、p型半導体基 板1の表面に第1ゲート絶縁膜13を介してゲート電極 3が設けられる。ゲート電極3の両端には凹部が設けら れ、各凹部内には、電荷蓄積層 4 (4 a、 4 b) が形成 される。電荷蓄積層4とゲート電極3との間には、酸化 膜30が形成されている。ゲート電極3の側面には酸化 膜15を介してサイドウォールスペーサ9が設けられ、 このサイドウォールスペーサ9の下部のp型半導体基板 1の主面には、チャネル領域に接する低不純物濃度の n −型拡散層10と、この n − 型拡散層10の外側に位置 する高不純物波度のn +型拡散層1 1 が設けられる。ケ ート電極3および n + 型拡散層11それぞれの表面には 送乗度12が設けられる。

【ロ175】本発明の第13の実施の形態に係る不揮発

性メモリのメモリセルは、ソース領域およびドレイン領域を低不純物漁度のn-型拡散層10と高不純物漁度のn+型拡散層11で構成したLDD構造を有している。そして、ゲート電極3の両端部には電荷蓋接層4(4 a, 4 b)が形成される。この2つの電荷蓋接層4 a および4 bに電子を蓋接し、その蓋接状態は(1)電荷蓋接層4a、4 bのいずれも電子を蓋接していない状態。(2)電荷蓋接層4 a のみが電子を蓋接している状態。

(3) 電荷蓄積層4 bのみが電子を蓄積している状態 (4) 電荷蓄積層48、4b共に電子を蓄積している状 態、の4つの状態をとり得る。この2つの電荷蓄積層4 ョおよび4 bに保持された電子の有無によって生じるし きい値電圧の変化分を記憶情報の"00"、"01"、 "10"、"11"に対応させる。また、このメモリセル 構造では電荷蓄積層4はチャネル領域端部の上方に位置 するので、チャネル領域中央部のしきい値電圧はチャネ ル領域の不純物濃度のみで決まり、電荷蓄積層4の電子 の蓄積状態に依存しない。したがって、電荷蓄積層4の 電子の週不足による週消去(over-erase)は防止され、 それにより通消去に起因するリーク不良、プログラム 不良、読み出し不良等は生じ得ない。また、ソース領域と ドレイン領域間のリーク電流はゲート電圧のみで抑制で き、高信頼性の不揮発性メモリを実現できる。電荷薔薇 層4は CV D法による電荷蓄積能力の高いシリコン室化 膜で構成すればよい。シリコン室化膜の離散的な電荷捕 推準 位に電子を審検することで、下部絶縁膜の膜質に影響を受け難い電荷保持特性を得ることができるからである。また、シリコン膜、多結晶シリコン膜で構成すれば 安価に製造できる。さらに、第1ゲート絶縁膜13をシ リコン酸化膜 (SiO2膜) の2倍程度の誘電率を有す るシリコン室化膜 (SiЗN4膜) で構成すれば、シリ コン酸化膜換算膜厚が4 n m~ 1.1 n m程度の非常に薄 いゲート絶縁膜を安定して実現できる。たとえばシリコ ン酸化膜換算膜厚が 5 n mのシリコン室化膜の実質膜厚 は10nm程度なので、直接トンネル(DT)注入も誘起されない。したがって、電子の注入抽出動作時の電圧 は低電圧化され、メモリセルの微細化のみならず周辺高 電圧動作素子の微細化も可能となる。

【0:177】本発明の第13の実施の形態に係る不揮発性メモリのメモリセルでは、ソース領域およびドレイン領域の耐圧向上の目的でn一型拡散層10を設け、LDD構造を構成しているが、シングルドレイン構造、ダブルドレイン構造でソース領域およびドレイン領域を構成してもよい。

【0:178】次に、本発明の第13の実施の形態に係る不揮発性メモリの動作について図120および図121を用いて説明する。図120は、書き込み動作を説明する不揮発性メモリの断面図である。図121は、消去動作を説明する不揮発性メモリの断面図である。図121は、消去動作を説明する不揮発性メモリの断面図である。図120 および図121のメモリセルは6型MOSトランジスタ

で構成される。図120に示すように、メモリセルの書 き込み時には、ゲートGに5~8V程度、ドレインDに 4~5V程度をそれぞれ印加し、ソースSを接地する。 このように電圧を印加し、チャネル熱電子(CHE)で 電子をドレイン領域側の電荷蓄積層 4 bに注入する。ソ - ス領域側の電荷蓄積層 4 bに電子を注入する場合に は、ドレインD、ソースSそれぞれに印加する電圧を上 記と入わ替えればよい。一方、メモリゼルの消去は、図 121に示すように、ゲートGに負電圧(~-5V)を 印加し、ファヴラー・ノルドハイム (FN)型トンネル 電流を利用して電荷蓄積層4a、4bから電子を引き抜 くことで行われる。また、ゲートGが複数のメモリセル で共有されている場合には、それらのメモリセルから同 時に電子を引き抜くことができる。この場合、ソース S、ドレインDはp型半導体基板1と同電位とすればよ い。また、p型半導体基板1の電位とは異なる正電圧を ドレイン電極に印加し、ソース電極を浮遊電位(Floating)とすれば、ドレイン電極側の電荷蓋稜層46のみか ら電子を引き抜くことも可能である。ソース電極側の電 荷蓋稜層48のみから電子を引き抜く場合にはソース電 極に正電圧を印加し、ドレイン電極を浮遊電位とすれば よい。

【ロ179】また図示ばしないが、メモリセルの読み出 しは、ソースSとドレインDの間を流れる読み出し電流 を検知することで行われる。電荷蓄積層4a、4bの蓄 積状態によってソース領域、ドレイン領域近傍の電流伝 達特性 (チャネルコンダクタンス) が変調することを利 用するものであ る。ソースS、ドレインDのどちらにバ イアスするかは電流伝達特性の変調が顕著に現れる方を 選択すればよい。電荷善秩層4gおよび4gの4つの善 **稜状態によって4つの異なる電流伝達特性が得られ、そ** れにより1つのセルで2ピット分の情報を記憶できる。 【ロ180】次に、p型MOSトランジスタで構成され る、本発明の第13の実施の形態に係る不揮発性メモリ の動作について図122および図123を用いて説明す る。図122は、書き込み動作を説明する不揮発性メモ りの断面図である。図123は、消去動作を説明する不 揮発性メモリの断面図である。図122および図123 のメモリセルは「型MOSトランジスタで構成される。 図122に示すように、メモリセルの書き込み時には、 ゲートGIC5V程度、ドレインDIC-5V程度をそれぞ れ印加し、ソースSを浮遊電位とする。このように電圧 を印加し、パンドーパンド間トンネル現象起因の電子に ドレイン領域近傍の電界でエネルギーを与え、ドレイン 領域側の電荷蓄積層4bに電子を注入する。 ソース領域 側の電荷蓄積層48に電子を注入する場合には、ドレイ ンロ、ソースSそれぞれに印加する電圧を上記と入れ替 えればよい。一方、メモリセルの消去は、図(23に示 すように、ゲートGに負電圧(~~5V)を印加し、F N電流を利用して電荷蓄積層4a、4bから電子を引き

抜くことで行われる。また、ゲート G が複数のメモリセルで共有されている場合には、それらのメモリセルから同時に電子を引き抜くことができる。この場合、ソース S およびドレインD は n 型半導体基板 1 9 と同電位ある いは浮遊電位とする。

【ロ181】また図示はしないが、メモリセルの読み出 しは、ソースSとドレインDの間を流れる読み出し電流 を検知することで行われる。 電荷蓄積層4g、4bの蓄 **枝状態によってソース領域、ドレイン領域近傍の電流伝** 達特性(チャネルコンダクタンス)が変調することを利 **用するものであ る。ソースS、ドレインDのどちらにバ** イアスするかは電流伝達特性の変調が顕著に現れる方を 選択すればよい。電荷蓄積層4aおよび4bの4つの蓄 **積状態によって4つの異なる電流伝達特性が得られ、そ** れにより1つのセルで2ピット分の情報を記憶できる。 【0182】本発明の第13の実施の形態では、図12 4に示すように、メモリ機能を有しない通常のMOSト ランジスタも実現可能であ る。 なぜならば、このMOS トランジスタでは、電荷蓄積層 4は、ソース・ドレイン 領域10,11上のみに配置され、チャネル領域上には 配置されていない。このため、このMOSトランジスタ の伝導特性は、電荷蓄積層4の電荷の保持状態に、何ら 影響を受けることはないからである。 さらに、ゲート電 極3の凹部の存在によって、ゲートーソース・ドレイン 間の寄生容量が低減され、MOSトランジスタの高速動 作が可能となるという有利な点も有している。

【0183】(第14の実施の形態)次に、本発明の第 14の実施の形態について説明する。この第14の実施 の形態は、上記の第13の実施の形態において、電荷蓄 積層4とサイドウォールスペーサ9を一体化させた構成 となっている。図125は、本発明の第14の実施の形 態に係る不揮発性半導体メモリのメモリセル構造を示す 断面図であ る。このメモリセルは n型MOSトランジス タで構成される。本発明の第14の実施の形態に係る不 揮発性半導体メモリのメモリセル構造では、 p型半導体 基板1の表面に第1ゲート絶縁膜13を介してゲート電 極3が設けられる。ゲート電極3の両端には凹部が設け られ、各凹部内には、電荷蓄積層4 (4 a 、 4 b) が形 成される。電荷蓄積層4とゲート電極3との間には、酸 化膜30が形成されている。ゲート電極3の側面には酸 化膜 1 5 を介してサイドウォール スペーサ9 が設けら れ、このサイドウォールスペーサ9の一部が電荷蓄積層 4を構成する。サイドウォールスペーザ9の下部の p型 半導体基板 1 の主面には、チャネル領域に接する低不純 物濃度の前・型拡散層10と、この前・型拡散層10の 外側に位置する高不純物濃度のn+型拡散層11が設け られる。ゲート電極3およびn+型拡散層11それぞれ の表面には導電層12が設けられる。

【0184】本発明の第14の実施の形態では、サイトウォールスペーサ9および電荷養経暦4は、CVD法に

よる電荷審核能力の高いシリコン室化膜で構成すればよい。シリコン室化膜の離散的な電荷捕獲準 位に電子を審 終することで、下部絶縁膜の膜質に影響を受け難い電荷 保持特性を得ることができるからであ る。また、シリコ ン膜、今結晶シリコン膜で構成すれば安価に製造でき

【ロ185】本発明の第14の実施の形態では、上記の第13の実施の形態と同様、図126に示すような、通常のMOSトランジスタも実現できる。

[0186]

【発明の効果】本発明によれば、簡単なセル構造で複数 ビット分の情報を記憶することができる不揮発性半導体 記憶装置の構造を実現できる。

【0187】本発明によれば、簡単な製造プロセスで復数ビット分の情報を記憶する不揮発性半導体記憶装置を製造する不揮発性半導体記憶装置の製造方法を実現できる。

【0188】本発明によれば、簡単なセル構造で電気的に書き込み消去可能な不揮発性メモリと高速書き込み読み出し可能な揮発性メモリを温載した半導体記憶装置の構造を実現できる。

【0199】本発明によれば、簡単な製造プロセスで電気的に書き込み消去可能な不揮発性メモリと高速書き込み読み出し可能な揮発性メモリを温載した半導体記憶装置の製造方法を実現できる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す断面図である。

【図2】本発明の第1の実施の形態に係る不揮発性半導体メモリの動作を説明する断面図である。

【図3】本発明の第1の実施の形態に係る不揮発性半導体メモリの動作を説明する断面図である。

【図4】本発明の第1の実施の形態に係る不揮発性半導体メモリの動作を説明する断面図である。

体メモリの動作を説明する時面図である。 【図5】本発明の第1の実施の形態に係る不揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。

【図6】 本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。 【図7】 本発明の第1の実施の形態に係る不揮発性半導

体メモリのメモリセルの製造工程を示す断面図である。 【図8】本発明の第1の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図9】本発明の第1の実施の形態に係る不揮発性半等 体メモリのメモリセルの製造工程を示す断面図である。 【図10】本発明の第2の実施の形態に係る不揮発性半 等体メモリのメモリセル構造を示す断面図である。

【図 1 1】 本発明の第2の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図 1 2】本発明の第2の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。 【図13】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図 1 4】 本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図 15】 本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図16】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る

【図17】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る

【図 1 8】 本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図である。

【図19】本発明の第2の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ

【図20】本発明の第4の実施の形態に係る不揮発性半 導体メモリのメモリセル構造を示す断面図であ る。

【図21】本発明の第4の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図22】本発明の第4の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図23】本発明の第5の実施の形態に係る不揮発性メ モリの周辺回路を構成するMOSトランジスタの構造を 示す断面図である。

【図 2.4】図 2.3 のMO Sトランジスタの製造工程を示す断面図である。

【図25】図23のMO Sトランジスタの製造工程を示す断面図である。

【図25】図23のMOSトランジスタの製造工程を示す断面図である。

【図27】図23のMOSトランジスタの製造工程を示す断面図である。

【図 28】図 23 の MO Sトランジスタの製造工程を示す断面図である。

【図29】図23のMOSトランジスタの製造工程を示す断面図である。

【図30】図23のMOSトランジスタの製造工程を示す断面図である。

【図31】本発明の第6の実施の形態に係る半導体記憶 装置に搭載された不揮発性半導体メモリのメモリセル構 造を示す断面図である。

【図32】本発明の第6の実施の形態に係る半導体記憶 装置に搭載された揮発性半導体メモリのメモリセル構造 表示す断面図である。 【図33】本発明の第6の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図34】本発明の第6の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図35】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図36】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図37】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図38】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ

【図39】本発明の第6の実施の形態に係る不揮発性半 等体メモリのメモリセルの製造工程を示す断面図であ ス

【図40】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図41】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図42】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ ス

【図43】本発明の第6の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図44】本発明の第6の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図45】本発明の第6の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図46】本発明の第6の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図47】本発明の第6の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図48】本発明の第5の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図49】本発明の第6の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図50】本発明の第6の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図51】本発明の第6の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図52】本発明の第6の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図53】本発明の第7の実施の形態に係る半導体記憶

装置に搭載された不揮発性半導体メモリのメモリセル構 造を示す断面図である。

【図54】 本発明の第7の実施の形態に係る半導体記憶 装置に搭載された揮発性半導体メモリのメモリセル構造 を示す断面図である。

【図55】本発明の第7の実施の形態に係る不揮発性半 等体メモリのメモリセルの製造工程を示す断面図であ え

【図56】 本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ

【図57】本発明の第7の実施の形態に係る不揮発性半 遊体メモリのメモリセルの製造工程を示す断面図であ

【図58】本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図59】 本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図60】本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ ス

【図 5 1】本発明の第7 の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ ス

【図62】本発明の第7の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る

【図63】本発明の第7の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図64】本発明の第7の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図65】本発明の第7の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図 6 6】本発明の第7の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図 6 7】 本発明の第7 の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図 6 8】 本発明の第7の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図69】本発明の第7の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図70】本発明の第7の実施の形態に係る揮発性半導 体メモリのメモリセルの製造工程を示す断面図である。 【図71】本発明の第8の実施の形態に係る不揮発性半 **導体メモリのメモリセル構造を示す断面図であ る**。

【図72】本発明の第8の実施の形態に係る不揮発性半 導体メモリの動作を説明する断面図である。

【図73】本発明の第8の実施の形態に係る不揮発性半

導体メモリの動作を説明する断面図である。

【図74】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図75】本発明の第8の実施の形態に係る不揮発性半 海体メモリのメモリセルの製造工程を示す断面図であ ス

【図76】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリゼルの製造工程を示す断面図であ ろ

【図77】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ ろ。

【図78】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ ス

【図79】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図80】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図81】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ る。

【図82】本発明の第8の実施の形態に係る不揮発性半 導体メモリのメモリゼルの製造工程を示す断面図であ る。

【図83】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセル構造を示す断面図である。

【図84】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ エ

【図85】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ

【図86】本発明の第9の実施の形態に係る不揮発性半 媒体メモリのメモリセルの製造工程を示す断面図であ

【図87】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ

【図88】本発明の第9の実施の形態に係る不揮発性半 準体メモリのメモリセルの製造工程を示す断面図であ ス

【図89】本発明の第9の実施の形態に係る不揮発性半 導体メモリのメモリセルの製造工程を示す断面図であ

【図90】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセル構造を示す断面図である。 【図91】本発明の第10の実施の形態に係る不揮発性 半導体メモリの動作を説明する断面図である。

【図92】本発明の第10の実施の形態に係る不揮発性 半導体メモリの動作を説明する断面図である。

【図93】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図であ ス

【図94】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図である。

【図95】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図であ 半

【図96】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図であ る。

【図97】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図である。

【図98】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図である。

【図99】本発明の第10の実施の形態に係る不揮発性 半導体メモリのメモリセルの製造工程を示す断面図である。

【図100】本発明の第10の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図101】本発明の第10の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図 1 0 2】本発明の第 1:1 の実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す断面図である。 【図 1 0 3】本発明の第 1 1 の実施の形態に係る不揮発性半導体メモリのメモリゼルの製造工程を示す断面図である。

【図104】本発明の第11の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図105】本発明の第11の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図 106】本発明の第11の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図 1 0 7】本発明の第 1 1 の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図108】本発明の第11の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある.

【図109】本発明の第12の実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す断面図である。 【図110】本発明の第12の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図 1 1 1】本発明の第 1 2 の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図112】本発明の第12の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図113】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図114】本発明の第12の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図115】本発明の第12の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図116】本発明の第12の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図117】本発明の第12の実施の形態に係る不揮発 性半導体メモリのメモリセルの製造工程を示す断面図で ある。

【図118】本発明の第12の実施の形態に係る不揮発性半導体メモリのメモリセルの製造工程を示す断面図である。

【図119】本発明の第13の実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す断面図である。【図120】n型MOSトランジスタで構成された、本発明の第13の実施の形態に係る不揮発性半導体メモリの動作を説明する断面図である。


【図121】 n型MOSトランジスタで構成された、本 発明の第13の実施の形態に係る不揮発性半導体メモリ の動作を説明する断面図である。


の動作を説明する断面図である。 【図 1 2 2】 p型MO Sトランジスタで構成された、本 発明の第13の実施の形態に係る不揮発性半導体メモリ の動作を説明する断面図である。 【図123】p型MOSトランジスタで構成された、本発明の第13の実施の形態に係る不揮発性半導体メモリの動作を説明する断面図である。


【図124】本発明の第13の実施の形態に係る不揮発性半導体メモリのメモリセルと同一のゲート構造を有するMOSトランジスタの構造を示す断面図である。


【図125】本発明の第14の実施の形態に係る不揮発性半導体メモリのメモリセル構造を示す断面図である。 【図125】本発明の第14の実施の形態に係る不揮発性半導体メモリのメモリセルと同一のゲート構造を有するMOSトランジスタの構造を示す断面図である。 【符号の説明】


- 1 p型半導体基板
- 2 ゲート絶縁膜
- 3 ゲート電極 (第1ゲート電極)
- 4 電荷蓄積層
- 5 第1酸化膜
- 6 空化膜
- 7 第2酸化膜
- 8 第2ゲート電極
- 9 サイドウォールスペーサ
- 10 n-型拡散層
- 1 1 n +型拡散層
- 12 英電層
- 13 第1ゲート絶縁膜
- 14 第2ゲート絶縁膜
- 15 第3ゲート絶縁膜
- 16 酸化膜
- 17 電荷蓄積層形成のための空間
- 18 シリコン変化膜
- 19 □型半導体基板
- 20 P-型拡散層
- 2.1 p +型拡散層
- 22, 27 フォトレジスト (フォトレジストパター ン)
- 2.3 トンネル絶縁膜
- 24 第4ケート絶縁膜
- 2.5 チャネル領域
- 26 段差
- 28 多結晶シリコン膜





















































































[2 9]









































[242]





(図45) |5





[243]




































































































































































































#1 16 dC ₹3 %r



































[图123]







フロントペー ジの続き

(51)Int.C1.7 HO 1 L 27/115 27/10

型別記号

481 491

FI

テーマコート"(参考)

Fターム (参考) 5F001 AA.12 AA.13 AB.20 AC.02 AC.06 AC62 AD17 AE02 AE08 AF20 AG03 AG07 AG10 AG29 AG40 5F083 AD01 EP17 EP18 EP23 EP28 EP48 EP49 EP50 EP63 EP68 ER02 ER05 ER06 ER15 ER16 ER 19 ER 30 GA16 JA04 JA06 JA14 JA15 JA35 JA39 JA53 PR03 PR05 PR09 PR29 PR43 PR45 PR53 PR55 ZA07 ZA14 ZA 21 5F101 8A42 BA45 BB03 BC02 BC11 BC13 BD07 BE05 BE07 BF05

BH05 BH14 BH15 BH19 BH21

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.